ZHCSHP2B October 2017 – November 2018 TPS2372
PRODUCTION DATA.
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 修訂歷史記錄
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細(xì) 說(shuō)明
- 8 應(yīng)用和實(shí)現(xiàn)
- 9 電源建議
- 10布局
- 11器件和文檔支持
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGW|20
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
5 引腳配置和功能
RGW 封裝
20 引腳 VQFN
俯視圖
引腳功能
| 引腳 | I/O | 說(shuō)明 | |
|---|---|---|---|
| 名稱 | 編號(hào) | ||
| VDD | 1 | I | 連接到正極 PoE 輸入電源軌。通過(guò) 0.1µF 電容旁路至 VSS。 |
| DEN | 2 | I/O | 在 DEN 至 VDD 之間連接一個(gè) 24.9kΩ 電阻可提供 PoE 檢測(cè)特征。在供電運(yùn)行期間，將 DEN 拉至 VSS 可禁用導(dǎo)通 MOSFET。 |
| CLSA | 3 | O | 在 CLSA 至 VSS 之間連接一個(gè)電阻 可設(shè)定第一分類電流。 |
| VSS | 4、5 | — | 連接到源自 PoE 源的負(fù)電源導(dǎo)軌。 |
| CLSB | 6 | O | 在 CLSB 至 VSS 之間連接一個(gè)電阻 可設(shè)定第二分類電流。 |
| REF | 7 | O | 內(nèi)部 1.5V 電壓基準(zhǔn)。在 REF 至 VSS 之間接精度為 1% 的 49.9kΩ 電阻。 |
| AMPS_CTL | 8 | O | 自動(dòng) MPS 控制。在 AMPS_CTL 至 VSS 之間連接一個(gè)具有合適額定功率（用于支持 MPS 電流）的電阻可設(shè)定 MPS 電流幅度。保持 AMPS_CTL 斷開(kāi)可禁用自動(dòng) MPS 功能。 |
| MPS_DUTY | 9 | I | MPS 占空比選擇輸入，以 VSS 為基準(zhǔn)，在內(nèi)部由精密電流源驅(qū)動(dòng)（電壓限制在大約 5.5V 以下）。一個(gè)連接到 VSS 的電阻將決定選擇的 MPS 占空比是 5.4%（斷開(kāi)）、8.1%（大約 60.4kΩ）還是 12.5%（短接）。 |
| AUTCLS | 10 | I | Autoclass 使能輸入。僅在分類時(shí)在內(nèi)部上拉至 5.5V 內(nèi)部電源軌，在其他情況中應(yīng)下拉以最大限度降低功耗。拉低（至 VSS）可在分類過(guò)程中啟用 Autoclass 功能。其他情況下保持?jǐn)嚅_(kāi)。 |
| RTN | 11、12 | — | PoE 導(dǎo)通 MOSFET 的漏極。從負(fù)載到控制器的回路。 |
| PG | 13 | O | 電源正常狀態(tài)輸出。開(kāi)漏輸出，高電平有效（以RTN為基準(zhǔn)）。 |
| NC | 14、15 | — | 無(wú)連接 |
| IRSHDL_EN | 16 | I | PSE 浪涌延遲（大約 81.5ms）啟用，以 RTN 為基準(zhǔn)，在內(nèi)部上拉至 5.5V 內(nèi)部電源軌。保持?jǐn)嚅_(kāi)可啟用浪涌延遲。 |
| TPL | 17 | O | PSE 分配的功率輸出，二進(jìn)制編碼。開(kāi)漏輸出，高電平有效（以RTN為基準(zhǔn)）。 |
| TPH | 18 | O | |
| BT | 19 | O | 表示已識(shí)別到應(yīng)用 IEEE802.3bt（3 型或 4 型）相互識(shí)別方案的 PSE。以 RTN 為基準(zhǔn)的漏極開(kāi)路低電平有效輸出。 |
| NC | 20 | — | 無(wú)連接引腳。保持?jǐn)嚅_(kāi)。 |
| Pad | — | — | 外露散熱焊盤必須連接到 VSS。需要一個(gè)較大的填充面積來(lái)幫助散熱。 |