ZHCSXG6B November 2024 – January 2025 DRV81004-Q1
PRODUCTION DATA
DRV81004-Q1 具有兩個(gè)輸入引腳。每個(gè)輸入引腳默認(rèn)連接一個(gè)通道(IN0 連接到通道 2,IN1 連接到通道 3)。輸入映射寄存器 MAP0 和 MAP1 可編程為將更多或不同通道連接到每個(gè)輸入引腳,如圖 6-2 所示。驅(qū)動(dòng)通道的信號(hào)是 EN 寄存器狀態(tài) IN0 和 IN1 之間的 OR 組合(根據(jù)輸入映射寄存器狀態(tài))。
輸入引腳的邏輯電平可使用輸入狀態(tài)監(jiān)控寄存器 (INST) 進(jìn)行監(jiān)控。當(dāng) DRV81004-Q1 處于跛行回家模式時(shí),輸入狀態(tài)監(jiān)控也會(huì)運(yùn)行。如果一個(gè)輸入引腳設(shè)置為邏輯高電平且 nSLEEP 引腳設(shè)置為邏輯低電平,則器件會(huì)切換到跛行回家模式并激活默認(rèn)映射到輸入引腳的通道。