ZHCSXG6B November 2024 – January 2025 DRV81004-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細(xì)說明
- 7 應(yīng)用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- PWP|14
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- PWP|14
訂購信息
6.3.5.3 SPI 協(xié)議
圖 6-17 顯示了 SPI 通信期間 SDI 和 SDO 內(nèi)容之間的關(guān)系。SDI 線路表示從微控制器發(fā)送的幀，SDO 線路是 DRV81004-Q1 提供的應(yīng)答。
圖 6-17 SPI 通信期間 SDI 和 SDO 之間的關(guān)系SPI 協(xié)議僅在微控制器觸發(fā)下一次傳輸時提供對命令幀的應(yīng)答。盡管 DRV81004-Q1 中實現(xiàn)的絕大多數(shù)命令和幀都可以進行解碼而無需知道之前所發(fā)生的情況，但建議考慮微控制器在之前傳輸中發(fā)送的內(nèi)容，以完全解碼 DRV81004-Q1 響應(yīng)幀。讀取和寫入寄存器內(nèi)容的命令序列如下所示：
圖 6-18 寄存器內(nèi)容發(fā)送回微控制器在 3 種特殊情況下，發(fā)送回微控制器的幀與前一個接收的幀不直接相關(guān)：
在前一個幀期間發(fā)生傳輸錯誤（例如，時鐘脈沖不是 8 的倍數(shù)且至少為 16 位），如下所示。
DRV81004-Q1 邏輯電源退出上電復(fù)位條件或在軟件復(fù)位之后，如下所示。
出現(xiàn)命令語法錯誤
寫入命令從 11b 而非 10b 開始
讀取命令從 00b 而非 01b 開始
寄存器上的讀取或?qū)懭朊钗幢Ａ艋蛭词褂?/p>
圖 6-19 傳輸出錯之后的響應(yīng)
圖 6-20 退出 VDD 上電復(fù)位后的響應(yīng)
圖 6-21 命令語法錯誤后的響應(yīng)下面匯總了所有可能的 SPI 命令，包括 DRV81004-Q1 在下一次傳輸時發(fā)送回的應(yīng)答。
表 6-6 SPI 命令匯總
“p”= ADDR0 字段的地址位，“q”= ADDR1 字段的地址位，“r”= 寄存器內(nèi)容，“d”= 診斷位請求的操作 | 發(fā)送到 SDI 引腳的幀 | 使用下一條命令從 SDO 引腳接收的幀 |
| 讀取標(biāo)準(zhǔn)診斷 | 0xxxxxxxxxxxxx01b（xxxxxxxxxxxxb = 無關(guān)） | 0dddddddddddddddb（標(biāo)準(zhǔn)診斷） |
| 寫入 8 位寄存器 | 10ppppqqrrrrrrrrb，其中：ppppb = 寄存器地址 ADDR0，qqb = 寄存器地址 ADDR1，rrrrrrrrb = 新寄存器內(nèi)容 | 0dddddddddddddddb（標(biāo)準(zhǔn)診斷） |
| 讀取 8 位寄存器 | 01ppppqqxxxxxx10b，其中：ppppb = 寄存器地址 ADDR0，qqb = 寄存器地址 ADDR1，xxxxxxb = 無關(guān) | 10ppppqqrrrrrrrrb，其中：ppppb = 寄存器地址 ADDR0c，qqb = 寄存器地址 ADDR1，rrrrrrrrb = 寄存器內(nèi)容 |