ZHCSXG6B November 2024 – January 2025 DRV81004-Q1
PRODUCTION DATA
這是邏輯復(fù)位后傳輸?shù)牡谝粋€(gè)寄存器
.
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | 默認(rèn)值 |
0 | 1 | 0001 | 10 | TER | RSVD | INST1 | INST0 | 00h | ||||||||
字段 | 位 | 類型 | 說明 |
TER | 7 | R | 0b:上次傳輸成功(接收到模數(shù) 16 + n*8 個(gè)時(shí)鐘,其中 n = 0、1、2...) 1b(默認(rèn)值):上次傳輸失敗 |
RSVD | 6-2 | R | 保留 |
INST1 | 1 | R | 0b(默認(rèn)值):輸入引腳設(shè)置為邏輯低電平 1b:輸入引腳設(shè)置為邏輯高電平 |
INST0 | 0 | R | 0b(默認(rèn)值):輸入引腳設(shè)置為邏輯低電平 1b:輸入引腳設(shè)置為邏輯高電平 |