ZHCSWL8A June 2024 – November 2024 DAC80516
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 最小值 | 標稱值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|
| fSCLK | SCL 頻率 | 1 | MHz | ||
| tBUF | 停止條件和啟動條件之間的總線空閑時間 | 0.5 | μs | ||
| tHDSTA | 重復(fù)啟動后的保持時間 | 0.26 | μs | ||
| tSUSTA | 重復(fù)啟動建立時間 | 0.26 | μs | ||
| tSUSTO | 停止條件建立時間 | 0.26 | μs | ||
| tHDDAT | 數(shù)據(jù)保持時間 | 0 | ns | ||
| tSUDAT | 數(shù)據(jù)建立時間 | 50 | ns | ||
| tLOW | SCL 時鐘低電平周期 | 0.5 | μs | ||
| tHIGH | SCL 時鐘高電平周期 | 0.26 | μs | ||
| tF | 時鐘和數(shù)據(jù)下降時間 | 120 | ns | ||
| tR | 時鐘和數(shù)據(jù)上升時間 | 120 | ns | ||
| tVD_DAT | 數(shù)據(jù)有效時間 | 0.45 | μs | ||
| tVD_ACK | 數(shù)據(jù)有效確認時間 | 0.45 | μs | ||