ZHCSWL8A June 2024 – November 2024 DAC80516
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該器件兼容 I2C。在 I2C 協(xié)議中，發(fā)起傳輸?shù)钠骷Q為控制器，而控制器控制的器件稱為目標(biāo)。總線必須由一個(gè)控制器件控制，以生成串行時(shí)鐘 (SCL)，控制總線訪問，并生成啟動(dòng)和停止條件。
要尋址特定器件，需啟動(dòng)一個(gè)啟動(dòng)條件。當(dāng) SCL 為高電平時(shí)，數(shù)據(jù)線 (SDA) 的邏輯電平從高拉為低，即為啟動(dòng)條件?？偩€上的所有目標(biāo)接收目標(biāo)地址字節(jié)，最后一位表明希望進(jìn)行讀取還是寫入操作。在第九個(gè)時(shí)鐘脈沖期間，被尋址的目標(biāo)會(huì)生成一個(gè)確認(rèn)位并將 SDA 下拉為低電平，對(duì)控制器做出響應(yīng)。
隨后會(huì)發(fā)起數(shù)據(jù)傳輸并發(fā)送 8 個(gè)時(shí)鐘脈沖，后跟一個(gè)確認(rèn)位。在數(shù)據(jù)傳輸期間，SDA 必須保持穩(wěn)定，同時(shí) SCL 為高電平，這是因?yàn)樵?SCL 為高電平時(shí)，SDA 中的任何變化會(huì)被認(rèn)為是一個(gè)控制信號(hào)。
傳輸完所有數(shù)據(jù)后，控制器會(huì)生成停止條件。當(dāng) SCL 為高電平時(shí)，SDA 從低電平拉至高電平，即為停止條件。