ZHCSXW1 February 2025 ADC3683-EP , ADC3683-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該器件具有一組內(nèi)部寄存器,這些寄存器可以通過 SEN(串行接口使能)、SCLK(串行接口時鐘)和 SDIO(串行接口數(shù)據(jù)輸入/輸出)引腳構(gòu)成的串行接口進(jìn)行訪問。當(dāng) SEN 為低電平時,支持將位串行移入器件中。當(dāng) SEN 處于低電平有效狀態(tài)時,串行數(shù)據(jù)輸入在每個 SCLK 上升沿鎖存。當(dāng) SEN 為低電平時,串行數(shù)據(jù)在每 24 個 SCLK 上升沿加載到寄存器中。當(dāng)字長超過 24 位的倍數(shù)時,超出的位會被忽略。數(shù)據(jù)可以在單個有效 SEN 脈沖內(nèi),以 24 位字的整數(shù)倍加載。該接口可以在從 12MHz 到低速(幾赫茲)的 SCLK 頻率下工作,并且還可以在非 50% 的 SCLK 占空比下工作。