ZHCSXW1 February 2025 ADC3683-EP , ADC3683-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
ADC3683-xEP 使用串行 LVDS (SLVDS) 接口輸出 ADC 數(shù)據(jù),可更大限度減少數(shù)字互連的次數(shù)。SLVDS 接口可配置為以下模式之一:每個通道兩條 LVDS 信道(2 線),每個通道一條 LVDS 信道(1 線)或半信道模式(1/2 線)選項(其中兩個通道在一個 LVDS 信道上多路復(fù)用)。該器件支持從 14 位到 20 位的可配置輸出分辨率。
ADC3683-xEP 需要外部接口時鐘 (DCLKIN)。DCLKIN 的延遲版本用作接口輸出時鐘 (DCLK)。