ZHCSTG5A October 2023 – February 2025 ADC12QJ1600-SEP
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 參數(shù) | 測(cè)試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| ADC 采樣時(shí)鐘 | ||||||
| tAD | 從時(shí)鐘下降沿到采樣時(shí)刻的采樣（孔徑）延遲時(shí)間 | PLL 禁用、CLK± | 305 | ps | ||
| PLL 啟用、CLK± | 314 | ps | ||||
| PLL 啟用、SE_CLK | 332 | ps | ||||
| tAJ | 孔徑抖動(dòng)，rms | 抖動(dòng)禁用 (ADC_DITH_EN = 0) | 50 | fs | ||
| 抖動(dòng)啟用 (ADC_DITH_EN = 1) | 60 | fs | ||||
| tJ(PLL) | PLL 附加抖動(dòng)，rms | PLL 啟用 (PLL_EN = 1)、fPLLREF = 50MHz | 358 | fs | ||
| tJ(PLL) | PLL 附加抖動(dòng)，rms | PLL 啟用 (PLL_EN = 1)、fPLLREF = 200MHz | 340 | fs | ||
| 時(shí)鐘和觸發(fā)器輸出（PLLREFO±、TRIGOUT±、ORC、ORD） | ||||||
| fPLLREFO | PLLREFO± 頻率范圍 | PLL 啟用、PLLREFO± 啟用 | 50 | 500 | MHz | |
| fDIVREFO | ORC 和 ORD 頻率范圍（經(jīng)過編程以輸出分頻 PLL 參考時(shí)鐘） | PLL 啟用、DIVREF_C_MODE > 0、DIVREF_D_MODE > 0 | 12.5 | 100 | MHz | |
| tPW(TRIGOUT) | 最小 TRIGOUT± 脈沖寬度 | TRIGOUT_SRC = 0 (TMSTP±) | 1 | tCLK | ||
| fTRIGOUT | TRIGOUT± 頻率范圍 | TRIGOUT_SRC = 1 (S-PLL) | 800 | MHz | ||
| tPD(REF) | 輸入時(shí)鐘到 PLLREFO± 傳播延遲時(shí)間 | PLLREF_SE = 0（使用 CLK±）、標(biāo)稱電源電壓、TA = 25°C | 280 | 359 | 440 | ps |
| PLLREF_SE = 1（使用 SE_CLK）、標(biāo)稱電源電壓、TA = 25°C | 380 | 469 | 560 | |||
| tPD-TEMPCO | 輸入時(shí)鐘到 PLLREFO± 傳播延遲時(shí)間溫度系數(shù) | PLLREF_SE = 0（使用 CLK±）、標(biāo)稱電源電壓 | 250 | 330 | 420 | fs/°C |
| PLLREF_SE = 1（使用 SE_CLK）、標(biāo)稱電源電壓 | 280 | 365 | 450 | |||
| tPD-VOLTCO | 輸入時(shí)鐘到 PLLREFO± 傳播延遲時(shí)間電源電壓系數(shù) | PLLREF_SE = 0（使用 CLK±）、TA = 25°C | -533 | -397 | -186 | fs/mV |
| PLLREF_SE = 1（使用 SE_CLK）、TA = 25°C | -480 | -372 | -180 | |||
| 串行數(shù)據(jù)輸出（D[7:0]+、D[7:0]–） | ||||||
| fSERDES | 串行輸出比特率 | 2.5 | 17.16 | Gbps | ||
| UI | 串行輸出單位間隔 | 58.3 | 400 | ps | ||
| tTLH | 低電平到高電平轉(zhuǎn)換時(shí)間（差分） | 20% 至 80%、8H8L 測(cè)試模式、16.5Gbps | 28 | ps | ||
| tTHL | 高電平到低電平轉(zhuǎn)換時(shí)間（差分） | 20% 至 80%、8H8L 測(cè)試模式、16.5Gbps | 28 | ps | ||
| DDJ | 數(shù)據(jù)相關(guān)抖動(dòng)峰峰值 | PRBS-7 測(cè)試模式、JMODE = 0、12.8Gbps | 8.56 | ps | ||
| PRBS-9 測(cè)試模式、JMODE = 4、16.5Gbps | 6.9 | |||||
| PRBS-9 測(cè)試模式、JMODE = 8、17.16Gbps | 9.28 | |||||
| DCD | 奇偶抖動(dòng)峰峰值 | PRBS-7 測(cè)試模式、JMODE = 0、12.8Gbps | 0.2 | ps | ||
| PRBS-9 測(cè)試模式、JMODE = 4、16.5Gbps | 0.01 | |||||
| PRBS-9 測(cè)試模式、JMODE = 8、17.16Gbps | 0.05 | |||||
| EBUJ | 有效有界不相關(guān)抖動(dòng)峰峰值 | PRBS-7 測(cè)試模式、JMODE = 0、12.8Gbps | 1.63 | ps | ||
| PRBS-9 測(cè)試模式、JMODE = 4、16.5Gbps | 0.85 | |||||
| PRBS-9 測(cè)試模式、JMODE = 8、17.16Gbps | 3.12 | |||||
| RJ | 無(wú)界隨機(jī)抖動(dòng)，RMS | 8H8L 測(cè)試模式、JMODE = 0、12.8Gbps | 0.88 | ps | ||
| 8H8L 測(cè)試模式、JMODE = 4、16.5Gbps | 0.72 | |||||
| 8H8L 測(cè)試模式、JMODE = 8、17.16Gbps | 1 | |||||
| TJ | 總抖動(dòng)峰峰值，無(wú)界隨機(jī)抖動(dòng)部分根據(jù) BER = 1e-15 (Q = 7.94) 定義 | PRBS-7 測(cè)試模式、JMODE = 0、12.8Gbps | 21.35 | ps | ||
| PRBS-9 測(cè)試模式、JMODE = 4、16.5Gbps | 18.01 | |||||
| PRBS-9 測(cè)試模式、JMODE = 8、17.16Gbps | 23.78 | |||||
| ADC 內(nèi)核延遲 | ||||||
| tADC | 從對(duì)參考樣本進(jìn)行采樣的 CLK± 邊沿到對(duì) SYSREF 轉(zhuǎn)換為高電平進(jìn)行采樣的 CLK± 邊沿的確定性延遲時(shí)間(1) | JMODE = 0 | -2 | tCLK 周期數(shù) | ||
| JMODE = 1 | 1 | |||||
| JMODE = 2 | -1 | |||||
| JMODE = 3 | -1 | |||||
| JMODE = 4 | -1 | |||||
| JMODE = 5 | -1 | |||||
| JMODE = 6 | 1 | |||||
| JMODE = 7 | -1 | |||||
| JMODE = 8 | -1 | |||||
| JMODE = 9 | -1 | |||||
| JMODE = 10 | -2 | |||||
| JMODE = 11 | -2 | |||||
| JMODE = 12 | -1 | |||||
| JMODE = 13 | 2 | |||||
| JMODE = 14 | -2 | |||||
| JMODE = 15 | -2 | |||||
| JESD204C 和串行器延遲 | ||||||
| tTX | 從對(duì) SYSREF 高電平進(jìn)行采樣的 CLK± 上升沿到 JESD204C 串行輸出通道上對(duì)應(yīng) tADC 參考樣本的多幀（8B/10B 編碼）或擴(kuò)展多塊（64B/66B 編碼）的第一位的延遲時(shí)間(2) | JMODE = 0 | 49.8 | 56.6 | tCLK 周期數(shù) | |
| JMODE = 1 | 45.5 | 52.8 | ||||
| JMODE = 2 | 45.5 | 52.8 | ||||
| JMODE = 3 | 44.3 | 50.5 | ||||
| JMODE = 4 | 42.1 | 48 | ||||
| JMODE = 5 | 42.1 | 48 | ||||
| JMODE = 6 | 53.3 | 60.2 | ||||
| JMODE = 7 | 53.3 | 60.2 | ||||
| JMODE = 8 | 47.1 | 54.2 | ||||
| JMODE = 9 | 58.4 | 65 | ||||
| JMODE = 10 | 56.2 | 63.1 | ||||
| JMODE = 11 | 66.3 | 74.5 | ||||
| JMODE = 12 | 87.2 | 94.8 | ||||
| JMODE = 13 | 72.9 | 83.9 | ||||
| JMODE = 14 | 61.7 | 68.1 | ||||
| JMODE = 15 | 94 | 103.3 | ||||
| 串行編程接口 (SDO) | ||||||
| t(OZD) | 在讀操作期間從第 16 個(gè) SCLK 周期的下降沿到 SDO 從三態(tài)轉(zhuǎn)換至數(shù)據(jù)生效的延遲時(shí)間 | 1 | ns | |||
| t(ODZ) | 從 SCS 上升沿到 SDO 從數(shù)據(jù)生效轉(zhuǎn)換至三態(tài)的延遲時(shí)間 | 10 | ns | |||
| t(OD) | 在讀操作期間從 SCLK 的下降沿到 SDO 生效的延遲時(shí)間 | 1 | 10 | ns | ||