ZHCSTG5A October 2023 – February 2025 ADC12QJ1600-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
使用四個或更少通道的 JMODE 可在 JESD204C 輸出上使用冗余。例如，如果將 FPGA 或 ASIC 視為系統(tǒng)可靠性的薄弱點(diǎn)，系統(tǒng)可能將兩個 FPGA 或 ASIC 連接到一個器件上。在此示例系統(tǒng)中，一次只有一個 FPGA 或 ASIC 運(yùn)行，只有在默認(rèn) FPGA 或 ASIC 中檢測到故障時才會啟用冗余 FPGA 或 ASIC。要使用此模式，必須將下部四個串行器/解串器通道 (D3-D0) 路由到單個 FPGA 或 ASIC，并將上部四個串行器/解串器通道 (D7-D4) 路由到冗余 FPGA 或 ASIC。下部四個通道是“默認(rèn)”通道，上部四個通道是“備用”通道。通過將 ALT_LANES 參數(shù)設(shè)置為 0（對于默認(rèn)通道）或 1（對于備用通道）來選擇所需的通道。一次只能運(yùn)行一組串行器/解串器輸出。