ZHCSTG5A October 2023 – February 2025 ADC12QJ1600-SEP
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
后臺(tái)校準(zhǔn)模式支持 ADC 持續(xù)運(yùn)行，且不會(huì)中斷數(shù)據(jù)。通過(guò)激活已校準(zhǔn)的額外 ADC 內(nèi)核來(lái)接管之前其他任一有源 ADC 內(nèi)核的運(yùn)行，而使此項(xiàng)運(yùn)行能持續(xù)。在四通道器件中，ADC 內(nèi)核 0 和 1 共享一個(gè)額外的 ADC 內(nèi)核（ADC 內(nèi)核 2），ADC 內(nèi)核 4 和 5 共享另一個(gè)額外的 ADC 內(nèi)核（ADC 內(nèi)核 3）。當(dāng) ADC 內(nèi)核脫機(jī)時(shí)，對(duì) ADC 進(jìn)行校準(zhǔn)，然后可以轉(zhuǎn)而校準(zhǔn)下一個(gè) ADC。這一過(guò)程會(huì)持續(xù)運(yùn)行，確保無(wú)論系統(tǒng)工作條件如何變化，ADC 內(nèi)核都能始終提供出色的性能。一次只校準(zhǔn)一個(gè)內(nèi)核以降低功耗，但與前臺(tái)校準(zhǔn)模式相比，額外的有源 ADC 內(nèi)核確實(shí)會(huì)增加功耗。低功耗后臺(tái)校準(zhǔn) (LPBG) 模式 部分所述的低功耗后臺(tái)校準(zhǔn) (LPBG) 模式提供了與標(biāo)準(zhǔn)后臺(tái)校準(zhǔn)模式相比更低的平均功耗?？梢酝ㄟ^(guò)設(shè)置 CAL_BG來(lái)啟用后臺(tái)校準(zhǔn)。CAL_TRIG_EN 必須設(shè)置為 0，CAL_SOFT_TRIG 必須設(shè)置為 1。
在內(nèi)核切換過(guò)程時(shí)，已非常小心地以最大限度地減少對(duì)轉(zhuǎn)換數(shù)據(jù)的影響，但是，隨著內(nèi)核交換，轉(zhuǎn)換器數(shù)據(jù)上仍可能會(huì)出現(xiàn)短暫的毛刺脈沖。建議將寄存器 ADC_SRC_DLY（地址= 0x9A）設(shè)置為 0x1F，并將 MUX_SEL_DLY （地址= 0x9B）設(shè)置為 0x1E。
有關(guān)正弦波和直流信號(hào)中可能出現(xiàn)的干擾示例，請(qǐng)參閱典型特性。