去耦電容器為需要大電源電流以響應(yīng)內(nèi)部開關(guān)的 IC 提供本地電荷源。去耦不足會(huì)導(dǎo)致所需的電源電流得不到滿足，這可能會(huì)妨礙 IC 正常工作，從而導(dǎo)致發(fā)生信號(hào)完整性數(shù)據(jù)錯(cuò)誤。這要求去耦電容器在所需頻率范圍內(nèi)提供低阻抗。為了實(shí)現(xiàn)這一點(diǎn)，一種常見的方法是在電路板上均勻分布一組去耦電容器。除保持信號(hào)完整性之外，去耦電容器還可用作 EMC 濾波器，以防止高頻射頻信號(hào)在整個(gè) PCB 中傳播。

在電源平面和接地平面之間連接電容器時(shí)，電源實(shí)際上加載了一個(gè)串聯(lián)諧振電路，其頻率相關(guān)的 R-L-C 分量代表實(shí)際電容器的等效電路。圖 4-15 所示為初始等效電路的寄生分量及其轉(zhuǎn)換為串聯(lián)諧振電路的情況。

圖 4-15 通過串聯(lián)諧振電路建模的電容器損耗

泄漏電阻 R_L 表示低頻時(shí)泄漏電流導(dǎo)致的損耗。R_D 和 C_D 表示分子極化導(dǎo)致的損耗 (R_D) 和電介質(zhì)吸收導(dǎo)致的損耗 (C_D)。R_S 表示電容器的引線和板中的電阻。這三項(xiàng)電阻損耗合并為一個(gè)等效串聯(lián)電阻 (ESR)。與 ESR 一樣，等效串聯(lián)電感 (ESL) 將電容器板和內(nèi)部引線的電感合并在一起。

請(qǐng)注意，電容器連接過孔雖然具有較低的阻抗，但會(huì)產(chǎn)生很大的串聯(lián)電感。因此，通過在每個(gè)電容器端子上使用兩個(gè)過孔來降低過孔電感。

圖 4-16 所示為 10nF 電容器的電容器阻抗 (Z) 隨頻率變化的情況。在遠(yuǎn)低于自諧振頻率 (SRF) 的頻率下，容抗占主導(dǎo)地位。隨著頻率不斷接近 SRF，感抗產(chǎn)生的影響逐漸變大，試圖中和容性分量。在 SRF 下，容抗和感抗相互抵消，僅 ESR 有效。請(qǐng)注意，ESR 取決于頻率，并且與普遍觀點(diǎn)相反，在 SRF 下不會(huì)達(dá)到其最小值。不過，此時(shí)阻抗 Z 會(huì)達(dá)到最小值。

圖 4-16 電容器阻抗與頻率之間的關(guān)系

在分布式去耦網(wǎng)絡(luò)中并聯(lián)電容器起作用的原因是總電容會(huì)增加到 C_TOT = C x n，其中 n 是使用的去耦電容器的數(shù)量。由 X_c = 1/(ω x C) 可知，對(duì)于低于 SRF 的頻率，電容器阻抗會(huì)降至 X_c = 1/(n x ω x C)。類似地，這對(duì)電感也成立。此處 L_TOT = L/n，由于 X_L = ω x L，對(duì)于高于 SRF 的頻率，阻抗會(huì)降至 X_L = ω x L/n。

設(shè)計(jì)可靠的去耦網(wǎng)絡(luò)時(shí)必須將低至直流的較低頻率考慮在內(nèi)，這需要采用大型旁路電容器。因此，若要在低頻下提供足夠低的阻抗，應(yīng)在穩(wěn)壓器的輸出端和 PCB 供電點(diǎn)放置 1μF 至 10μF 的鉭電容器。對(duì)于更高的頻率范圍，應(yīng)在每個(gè)高速開關(guān) IC 旁放置數(shù)個(gè) 0.1μF 或 0.01μF 陶瓷電容器。