OFF 請(qǐng)求或關(guān)斷故障會(huì)觸發(fā)斷電序列。如果配置為 EN 或 VSENSE，則可以通過(guò) EN/PB/VSENSE 上的下降沿觸發(fā) OFF 請(qǐng)求；如果配置為 PB，則可以通過(guò)長(zhǎng)按按鈕觸發(fā) OFF 請(qǐng)求；也可以通過(guò)向 MFP_CTRL 寄存器中的 I2C_OFF_REQ 發(fā)送 I2C 命令指令來(lái)觸發(fā) OFF 請(qǐng)求。該位會(huì)自我清除。

I2C 觸發(fā)關(guān)斷需要在 EN/PB/VSENSE 引腳上重新發(fā)出 ON 請(qǐng)求。在 EN 或 VSENSE 配置中，需要在 EN/PB/VSENSE 引腳上產(chǎn)生一個(gè)下降沿，接著是一個(gè)上升沿。EN 或 VSENSE 配置的下降沿抗尖峰脈沖時(shí)間 t_{DEGL_EN/VSENSE_I2C} 短于由引腳觸發(fā)的關(guān)閉請(qǐng)求的抗尖峰脈沖時(shí)間（t_{DEGL_EN_Fall} 和 t_{DEGL_VSENSE_Fall}）。PB 配置的抗尖峰脈沖時(shí)間保持不變。

在許多情況下，斷電序列遵循與上電序列相反的順序。在某些應(yīng)用中，需要同時(shí)關(guān)斷所有電源軌，電源軌之間沒(méi)有延遲，或者需要等待一段時(shí)間以確保電源軌放電。

斷電序列配置如下：

• 每個(gè)電源軌的時(shí)隙（即，在序列中的位置）以及 GPO1、GPO2、GPIO 和 nRSTOUT 使用相應(yīng)的 *_SEQUENCE_SLOT 寄存器、上電序列的四個(gè) MSB 和斷電序列的四個(gè) LSB 來(lái)定義。
• 每個(gè)時(shí)隙的持續(xù)時(shí)間在 POWER_DOWN_SLOT_DURATION_x 寄存器中定義，可以配置為 0ms、1.5ms、3ms 或 10ms。總共可以配置 16 個(gè)時(shí)隙，如果需要支持更多電源軌，則允許序列跨越多個(gè) TPS65219-Q1 器件。
• 除了時(shí)隙持續(xù)時(shí)間外，除非在前一個(gè)電源軌上已禁用有源放電，否則前一個(gè)電源軌是否已經(jīng)放電至 SCG 閾值以下也是斷電序列的一個(gè)限制因素。如果沒(méi)有發(fā)生這種情況，則暫停后續(xù)電源軌的斷電。為了在電源軌偏置或短路的情況下斷電，在前一個(gè)電源軌經(jīng)過(guò)八倍的時(shí)隙持續(xù)時(shí)間（或者在時(shí)隙持續(xù)時(shí)間為 0ms 情況下達(dá)到 12ms）后，即使前一個(gè)電源軌未完全放電，關(guān)斷序列仍將繼續(xù)。
• 要繞過(guò)放電檢查，請(qǐng)將寄存器 GENERAL_CONFIG 中的 BYPASS_RAILS_DISCHARGED_CHECK 位設(shè)置為“1”。

默認(rèn)情況下會(huì)啟用有源放電，而不基于 NVM。因此，如果需要，在每次 VSYS 下電上電后都需要禁用放電。在 RESET 或 OFF 請(qǐng)求期間，只要存在 VSYS，就不會(huì)復(fù)位放電配置。不過(guò)，在 INITIALIZE 狀態(tài)下以及在上電序列之前，無(wú)論設(shè)置如何，所有電源軌都會(huì)放電。

在斷電序列期間，除了未屏蔽的中斷位和 *_DISCHARGE_EN 位之外，不受 EEPROM 支持的位會(huì)復(fù)位。

下圖以 NVM-ID 0x01、版本 0x2 為例，展示了斷電序列：

圖 6-3 斷電時(shí)序（示例）