ZHCSGU9C June 2017 – November 2018 TPS2373
PRODUCTION DATA.
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 引腳 | I/O | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| VDD | 1 | I | 連接到正極 PoE 輸入電源軌。通過 0.1µF 電容旁路至 VSS。 |
| DEN | 2 | I/O | 在 DEN 至 VDD 之間連接一個 24.9kΩ 電阻可提供 PoE 檢測特征。在供電運行期間,將 DEN 拉至 VSS 可禁用導通 MOSFET。 |
| CLSA | 3 | O | 在 CLSA 至 VSS 之間連接一個電阻 可設定第一分類電流。 |
| VSS | 4、5 | — | 連接到源自 PoE 源的負電源導軌。 |
| CLSB | 6 | O | 在 CLSB 至 VSS 之間連接一個電阻 可設定第二分類電流。 |
| REF | 7 | O | 內部 1.5V 電壓基準。在 REF 至 VSS 之間接精度為 1% 的 49.9kΩ 電阻。 |
| AMPS_CTL | 8 | O | 自動 MPS 控制。在 AMPS_CTL 至 VSS 之間連接一個具有合適額定功率(用于支持 MPS 電流)的電阻可設定 MPS 電流幅度。保持 AMPS_CTL 斷開可禁用自動 MPS 功能。 |
| MPS_DUTY | 9 | I | MPS 占空比選擇輸入,以 VSS 為基準,在內部由精密電流源驅動(電壓限制在大約 5.5V 以下)。一個連接到 VSS 的電阻將決定選擇的 MPS 占空比是 5.4%(斷開)、8.1%(大約 60.4kΩ)還是 12.5%(短接)。 |
| APD | 10 | I | 輔助電源檢測輸入。將值升高到比 RTN 高出 1.65V 可禁用導通 MOSFET、強制 TPH 處于有效狀態(tài)(低電平)并強制 TPL 和 /BT 處于非活動狀態(tài)(斷開)。如果不使用 APD,應將其連接到 RTN。 |
| RTN | 11、12 | — | PoE 導通 MOSFET 的漏極。從負載到控制器的回路。 |
| PG | 13 | O | 電源正常狀態(tài)輸出。開漏輸出,高電平有效(以RTN為基準)。 |
| VC_OUT | 14 | O | VC 輸出。連接到 PWM 控制器的低電壓電源引腳。在大多數(shù)應用中通過 1µF 電容 旁路至 RTN。如果 應用 需要使用 12V 適配器供電,則需要更大容值的電容。 |
| VC_IN | 15 | I | VC 輸入。連接到輔助偏置電壓源(通常源自轉換器的電源變壓器的輔助繞組)。通過 0.1µF 電容旁路至 RTN。 |
| UVLO_SEL | 16 | I | UVLO 選擇,以 RTN 為基準,在內部上拉至 5.5V 內部電源軌。當所選 PWM 具有高于 7.25V 的下降 UVLO 時保持斷開。如果 UVLO_SEL 處于 4.25V 和 7.25V 之間,應將其拉低。 |
| TPL | 17 | O | PSE 分配的功率輸出,二進制編碼。開漏輸出,高電平有效(以RTN為基準)。如果通過 APD 輸入檢測到輔助電源適配器,則 TPL 變?yōu)閿嚅_狀態(tài)并且 TPH 將拉低。 |
| TPH | 18 | O | |
| BT | 19 | O | 表示已識別到應用 IEEE802.3bt(3 型或 4 型)相互識別方案的 PSE。以 RTN 為基準的漏極開路低電平有效輸出。如果檢測到輔助電源適配器,則 /BT 變?yōu)閿嚅_狀態(tài)。 |
| NC | 20 | — | 無連接引腳。保持斷開。 |
| Pad | — | — | 外露散熱焊盤必須連接到 VSS。需要一個較大的填充面積來幫助散熱。 |