ZHCSGU9C June 2017 – November 2018 TPS2373
PRODUCTION DATA.
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
RTN 引腳為負(fù)載提供負(fù)電源回路。一旦 VVDD 超過 UVLO 閾值,內(nèi)部導(dǎo)通 MOSFET 便會將 RTN 拉至 VSS。浪涌限制功能可防止 RTN 電流超過 TPS2373-3 和 TPS2373-4 分別大約 200mA 和 335mA 的標(biāo)稱值,直到大容量電容(CBULK,請參閱Figure 30)充滿電為止。必須滿足兩個條件才能到達(dá)浪涌階段末端。第一個條件是 RTN 電流下降到標(biāo)稱浪涌電流的約 90% 以下,此時(shí)電流限值對于 TPS2373-3 而言變?yōu)?1.85A,而對于 TPS2373-4 而言變?yōu)?2.2A,而第二個條件則是確保最短浪涌延遲時(shí)間為從浪涌階段開始算起約 81.5ms (tINR_DEL)。PG 輸出變?yōu)楦咦杩箤⑾蛳掠呜?fù)載指示大容量電容已充滿電并且浪涌周期已完成。
如果 RTN 大于約 14.5V 的時(shí)間超過約 1.65ms,則 TPS2373 返回到涌流階段;請注意,在這種特殊情況下,上述關(guān)于浪涌階段持續(xù)時(shí)間 (81.5ms) 的第二個條件不適用。