ZHCSWZ2A June 2024 – May 2025 LMX1860-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
通過在 IQ 生成的不同邊沿重定時 SYSREFout,可以使用 LMX 到 LMX 扇出器件實現(xiàn)啟用延遲的 SYSREF 中繼器模式。該重定時可根據(jù) SYSREF_DLY_DIV 值來確定 CLKIN 和 SYSREFREQ 輸入之間的延遲裕度。
表 6-15 展示了 SYSREF 窗口化的總延遲裕度與各種 SYSREF 設置間的關系。
| SYSREF_DLY_DIV | 同步期間選擇的位置代碼 | 最大裕度的邊沿 | CLKIN 周期中的總裕度 | SYSREFx_DLY_PHASE | SYSREFx_DLY_Q | SYSREFx_DLY_I |
|---|---|---|---|---|---|---|
|
/2 |
第 1 個邊沿前 |
I |
-1、+1 |
“11” |
0 |
127 |
|
第 1 個邊沿后 |
Qz |
-1、+1 |
“01” |
127 |
0 |
|
|
第 2 個邊沿后 |
Iz |
-1、+1 |
“00” |
0 |
127 |
|
|
/4 |
第 1 個邊沿前 |
Qz |
-2、+2 |
“01” |
127 |
0 |
|
第 1 個邊沿后 |
Iz |
-2、+2 |
“00” |
0 |
127 |
|
|
第 2 個邊沿后 |
Q |
-2、+2 |
“10” |
127 |
0 |
|
|
/8 |
第 1 個邊沿前 |
Qz |
-5、+3 |
“01” |
127 |
0 |
|
第 1 個邊沿后 |
Qz |
-4、+4 |
“01” |
127 |
0 |
|
|
第 2 個邊沿后 |
Qz |
-3、+5 |
“01” |
127 |
0 |
|
|
/16 |
第 1 個邊沿前 |
I |
-9、+7 |
“11” |
0 |
127 |
|
第 1 個邊沿后 |
I |
-8、+8 |
“11” |
0 |
127 |
|
|
第 2 個邊沿后 |
I |
-7、+9 |
“11” |
0 |
127 |
需要使用中繼器重定時模式來在初始階段執(zhí)行 SYSREF 窗口化,以同步多個器件中的 SYSREF_DLY_DIV。用戶稍后可以為 SYNC 的所選邊沿選擇 SYSREFx_DLY_PHASE、SYSREF_DLY_Q 和 SYSREFx_DLY_I 設置。
該配置必須將器件設置為 SYSREF_MODE R17[1:0] 值“2”(中繼器模式)和 SYSREF_DLY_BPY R72[1:0] 值“2”(在所有模式下啟用延遲發(fā)生器)。