ZHCSWZ2A June 2024 – May 2025 LMX1860-SEP
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細(xì)說明
- 7 應(yīng)用和實(shí)施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PAP|64
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購信息
6.3.5 SYSREF
SYSREF 允許生成符合 JESD204B/C 標(biāo)準(zhǔn)的低頻信號，該信號重新計(jì)時為主輸出或 LOGICLK 輸出。CLKOUT 和 SYSREF 輸出之間的延遲可通過軟件進(jìn)行調(diào)整。SYSREF 輸出可使用內(nèi)部 SYSREF 分頻器配置為發(fā)生器，也可配置為在 SYSREFREQ 引腳上復(fù)制信號的中繼器。主時鐘的 SYSREF 發(fā)生器與 LOGICLK 輸出的 SYSREF 發(fā)生器相同。
| SYSREF_MODE | 說明 |
|---|---|
| 0 | 發(fā)生器模式 內(nèi)部發(fā)生器產(chǎn)生連續(xù)的 SYSREF 脈沖流。SYSREFREQ 引腳或 SYSREFREQ_FORCE 位可用于從通道中對 SYSREF 分頻器進(jìn)行門控，從而改善噪聲隔離，而不會中斷 SYSREF 分頻器的同步。SYSREFREQ 引腳或 SYSREFREQ_FORCE 位必須為高電平，SYSREF 輸出才能進(jìn)行輸出。 |
| 1 | 脈沖發(fā)生器 內(nèi)部發(fā)生器生成一個由 1 至 16 個脈沖組成的脈沖群，該脈沖群由 SYSREF_PULSE_CNT 設(shè)置，發(fā)生在 SYSREFREQ 引腳的上升沿之后或在 SYSREFREQ_FORCE 位從 0 更改為 1 之后（假設(shè) SYSREFREQ 引腳被強(qiáng)制為低電平狀態(tài)）。 |
| 2 | 中繼器模式 SYSREFREQ 引腳輸入重新計(jì)時為時鐘輸出，然后根據(jù) SYSREF_DLY_BYP 字段進(jìn)行延遲，再發(fā)送到 SYSREFOUT 輸出引腳。 |
圖 6-3 發(fā)生器模式下的 SYSREF 電路功能方框圖
圖 6-4 脈沖發(fā)生器模式下的 SYSREF 電路功能方框圖
圖 6-5 中繼器模式下的 SYSREF 電路功能方框圖要運(yùn)行 SYSREFREQ_FORCE 位控制的 SYSREF 輸出（脈沖發(fā)生器）和 SYNC，請從外部將 SYSREFREQ 引腳設(shè)置為低邏輯狀態(tài)。例如，確保 SYSREFREQ_N 引腳的電平 (400mV) 高于 SYSREFREQ_P 引腳的電平，并保持輸入共模電壓要求。
圖 6-6 SYSREFREQ 引腳邏輯低電平設(shè)置例如，要在 2.5V 的 VCC 下保持 400mV 的最小電壓差，通過 100Ω 消耗的電流將為 4mA。在本例中，將 SYSREFREQ_P 引腳保持在 1.4V 直流電壓，將 R2 設(shè)置為 350Ω，將 R1 設(shè)置為 175Ω，使 SYSREFREQ_N 引腳處的電壓為 1.8V。