ZHCSWZ2A June 2024 – May 2025 LMX1860-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
LOGICLK 輸出格式可編程為 LVDS 和 CML 模式。根據(jù)格式的不同,共??赡苁强删幊痰?,也可能需要外部元件(請參閱表 6-5)。
| LOGICLKOUT_FMT | 格式 | 所需外部元件 | 輸出電平 | 共模 |
|---|---|---|---|---|
| 0 | LVDS | 無 | 固定 | 可通過 LOGICLKOUT_VCM 進(jìn)行編程 |
| 2 | CML | 上拉電阻 50?,連接至 VCC |
可通過 LOGICLKOUT_PWR 進(jìn)行編程 | 不可編程 |