ZHCSY43 April 2025 ADC3664-EP , ADC3664-SEP
PRODUCTION DATA
使用抽取時,輸出數據的格式如 圖 7-32 和 圖 7-33 所示。顯示的示例為 2 線(8 倍串行化)、1 線(16 倍串行化)和 1/2 線(32 倍串行化)的 16 位輸出。
圖 7-32 復數抽取中的輸出數據格式表 7-3 展示了基于輸出分辨率 (R)、SLVDS 線路數量 (L) 和復數抽取設置 (N) 的輸出接口數據速率以及相應的 DCLK/DCLKIN 和 FCLK 頻率。
該表顯示了 2 線、1 線和 1/2 線接口、16 位輸出分辨率以及 4 倍復數抽取的實際線路速率示例。
| 抽取設置 | ADC 采樣速率 | 輸出分辨率 | 電線數量 | FCLK | DCLKIN、DCLK | DA/B0,1 |
|---|---|---|---|---|---|---|
| N | FS | R | L | FS / N | [DA/B0,1] / 2 | FS x 2 x R / L / N |
| 4 | 125MSPS | 16 | 2 | 31.25MHz | 250MHz | 500MHz |
| 1 | 500MHz | 1000MHz | ||||
| 55MSPS | 1/2 | 15.625MHz | 50MHz | 1000MHz |
圖 7-33 實數抽取中的輸出數據格式表 7-4 展示了基于輸出分辨率 (R)、SLVDS 線路數 (L) 和實數抽取設置 (M) 的輸出接口數據速率以及相應的 DCLK/DCLKIN 和 FCLK 頻率。
該表顯示了 2 線、1 線和 1/2 線接口、16 位輸出分辨率以及實際抽取 4 的實際線路速率示例。
| 抽取設置 | ADC 采樣速率 | 輸出分辨率 | 電線數量 | FCLK | DCLKIN、DCLK | DA/B0,1 |
|---|---|---|---|---|---|---|
| M | FS | R | L | FS / M / 2 (L = 2) FS / M (L = 1, 1/2) | [DA/B0,1] / 2 | FS x R / L / M |
| 4 | 125MSPS | 16 | 2 | 15.625MHz | 125MHz | 250MHz |
| 1 | 31.25MHz | 250MHz | 500MHz | |||
| 1/2 | 500MHz | 1000MHz |