ZHCSQC0C June 2022 – April 2025 ADC12DJ5200-SP
PRODUCTION DATA
低功耗后臺校準 (LPBG) 模式可降低啟用額外 ADC 內核的功耗開銷。離線內核在準備好進行校準并聯(lián)機之前處于斷電狀態(tài)。設置 LP_EN = 1 以啟用低功耗后臺校準功能。LP_SLEEP_DLY 用于調整 ADC 喚醒以進行校準之前處于睡眠狀態(tài)的時間(當 LP_EN=1 且 LP_TRIG = 0 時)。LP_WAKE_DLY 設置在校準開始并聯(lián)機之前允許內核用于穩(wěn)定的時間。LP_TRIG 用于在自動開關過程或由用戶通過 CAL_SOFT_TRIG 或 CAL_TRIG 控制的開關過程之間進行選擇。在此模式下,ADC 內核校準期間的功耗會增加。當備用 ADC 內核校準時,功耗大致在前臺校準中的功耗與校準備用 ADC 時后臺校準中的功耗之間交替。設計電源網(wǎng)絡以控制此模式的瞬態(tài)電源要求。不建議在單通道工作模式中使用 LPBG 校準模式。