ZHCSQC0C June 2022 – April 2025 ADC12DJ5200-SP
PRODUCTION DATA
輸入 CLK μ± 和 JESD204C 輸出數(shù)據(jù)對(duì)中使用了交流耦合電容器。電容器值必須足夠大,以滿足所需的最低頻率信號(hào)要求,但不能太大,因?yàn)檫@會(huì)導(dǎo)致啟動(dòng)偏置時(shí)間過(guò)長(zhǎng)或產(chǎn)生不必要的寄生電感。
最小電容器值可根據(jù)通過(guò)電容器傳輸?shù)淖畹皖l率信號(hào)計(jì)算得出。在給定 50Ω 單端時(shí)鐘或數(shù)據(jù)路徑阻抗的情況下,不錯(cuò)的做法是在所需的最低頻率下將電容器阻抗設(shè)置為 < 1Ω。這樣的設(shè)置可確保該頻率下的信號(hào)電平影響極小。對(duì)于 CLK± 路徑,最小額定時(shí)鐘頻率為 800 MHz。因此,最小電容值可以通過(guò)以下公式計(jì)算:

設(shè)置 Zc = 1Ω 并重新排列,將得出:

因此,需要至少 199pF 的電容值來(lái)為 CLK± 路徑提供低頻響應(yīng)。如果最小時(shí)鐘頻率高于 800 MHz,則可以針對(duì)該頻率重新進(jìn)行此計(jì)算??梢愿鶕?jù)該接口中的最低頻率對(duì) JESD204C 輸出數(shù)據(jù)電容器進(jìn)行類似的計(jì)算。還必須選擇在高頻下響應(yīng)良好且尺寸與所連接的高頻信號(hào)布線相匹配的電容。0201 尺寸的電容器通常非常適合這些應(yīng)用。