ZHCSPL3B October 2023 – July 2024 UCC25660
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細說明
-
8 應用和實施
- 8.1 應用信息
- 8.2
典型應用
- 8.2.1 設計要求
- 8.2.2
詳細設計過程
- 8.2.2.1 LLC 功率級要求
- 8.2.2.2 LLC 增益范圍
- 8.2.2.3 ?選擇 Ln 和 Qe
- 8.2.2.4 確定等效負載電阻
- 8.2.2.5 確定 LLC 諧振電路的元件參數
- 8.2.2.6 LLC 初級側電流
- 8.2.2.7 LLC 次級側電流
- 8.2.2.8 LLC 變壓器
- 8.2.2.9 LLC 諧振電感器
- 8.2.2.10 LLC 諧振電容器
- 8.2.2.11 LLC 初級側 MOSFET
- 8.2.2.12 自適應死區(qū)時間的設計注意事項
- 8.2.2.13 LLC 整流器二極管
- 8.2.2.14 LLC 輸出電容器
- 8.2.2.15 HV 引腳串聯電阻器
- 8.2.2.16 BLK 引腳分壓器
- 8.2.2.17 ISNS 引腳微分器
- 8.2.2.18 TSET 引腳
- 8.2.2.19 OVP/OTP 引腳
- 8.2.2.20 突發(fā)模式編程
- 8.2.2.21 應用曲線
- 8.3 電源相關建議
- 8.4 布局
- 9 修訂歷史記錄
- 10機械、包裝和訂購信息
7.5.3.3 突發(fā)模式閾值編程
突發(fā)模式編程通過連接到 V5P 的外部電阻分壓器進行設置。在編程階段，恒定電流 ILLPrgm 會被饋送到引腳，所產生的電壓通過 ADC (VLLA) 在 TLLPrgm 時間處測量。在 TPrgm 之后，ILLPrgm 被關斷，并測量 LL 電阻分壓器的電壓 (VLLB)。
 |
 |
開關 S1 關閉后 LL 引腳上的電壓 (VLLB) 直接用于設置相應的輸入功率，在該輸入功率下，系統(tǒng)會停止 LF 突發(fā)段 (PacketStop)。
根據測得的 VLLB 電壓，以及 VLLA 與 VLLB 之間的電壓差，可以確定控制器進入 HF 突發(fā)模式時的 FBReplica 電壓。這可以根據 PacketStop/HFBurstEntry 比率進行計算，下表中給出了該比率。除此之外，還提供禁用突發(fā)模式功能本身的選項。
下面給出了用于計算 VLLA - VLLB 的公式。其中
方程式 7. VLLA - VLLB = (Ru||Rl)*ILLprgm
Ru||Rl = Rth下面給出了控制器啟動 LF 突發(fā)段時的 FBReplica。
方程式 8. LFBurstEntry = PacketStop/0.6
表 7-2 突發(fā)模式外部可編程設置
| VLLA- VLLB (V) | PacketStop/HFBurstEntry 比率 | 注釋 |
|---|---|---|
| >2.41 | 0.45 | |
| 2.185 | 不適用 | 突發(fā)禁用 |
| 1.754 | 0.50 | LF 頻率范圍 200Hz 至 400Hz |
| 1.391 | 0.55 | LF 頻率范圍 200Hz 至 400Hz |
| 1.087 | 0.60 | LF 頻率范圍 200Hz 至 400Hz |
| 0.833 | 0.65 | LF 頻率范圍 200Hz 至 400Hz |
| 0.617 | 0.70 | LF 頻率范圍 200Hz 至 400Hz |
| 0.441 | 0.75 | LF 頻率范圍 200Hz 至 400Hz |
| 0.176 | 0.80 | LF 頻率范圍 200Hz 至 400Hz |
由于能夠直接設置系統(tǒng)進入各種低功耗模式時的輸入功率，并動態(tài)禁用突發(fā)模式，將會在系統(tǒng)設計上獲得額外的自由度。