ZHCSF55F June 2016 – November 2024 UCC21520
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 說(shuō)明（續(xù)）
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測(cè)量信息
- 8 詳細(xì)說(shuō)明
-
9 應(yīng)用和實(shí)施
- 9.1 應(yīng)用信息
- 9.2
典型應(yīng)用
- 9.2.1 設(shè)計(jì)要求
- 9.2.2 詳細(xì)設(shè)計(jì)過(guò)程
- 9.2.3 應(yīng)用曲線
- 10電源相關(guān)建議
- 11布局
- 12器件和文檔支持
- 13修訂歷史記錄
- 14機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DW|16
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DW|16
訂購(gòu)信息
8.3.1 VDD、VCCI 和欠壓鎖定 (UVLO)
UCC21520 和 UCC21520A 在兩路輸出 VDD 和 VSS 引腳之間的電源電路塊具有內(nèi)部欠壓鎖定 (UVLO) 保護(hù)功能。當(dāng) VDD 偏置電壓在器件啟動(dòng)后低于 VVDD_ON 或在啟動(dòng)后低于 VVDD_OFF 時(shí)，無(wú)論輸入引腳（INA 和 INB）的狀態(tài)如何，VDD UVLO 功能都會(huì)使受影響的輸出保持為低電平。
當(dāng)驅(qū)動(dòng)器的輸出級(jí)處于未偏置或 UVLO 狀態(tài)時(shí)，驅(qū)動(dòng)器輸出通過(guò)限制驅(qū)動(dòng)器輸出上電壓上升的有源鉗位電路保持低電平（如圖 8-1 所示）。在這種情況下，上部 PMOS 被 RHi-Z 阻斷，而下部 NMOS 柵極通過(guò) RCLAMP 連接到驅(qū)動(dòng)器輸出端。在該配置下，輸出被有效地鉗位至下部 NMOS 器件的閾值電壓，當(dāng)沒(méi)有輔助電源時(shí)，該閾值電壓通常約為 1.5V。
圖 8-1 有源下拉功能的簡(jiǎn)化表示VDD UVLO 保護(hù)還具有遲滯功能 (VVDD_HYS)。當(dāng)電源存在接地噪聲時(shí)，該遲滯可防止抖動(dòng)。得益于此，該器件還可以接受偏置電壓小幅下降，這種情況在器件開始切換和工作電流消耗突然增加時(shí)必然會(huì)發(fā)生的。
UCC21520 和 UCC21520A 的輸入側(cè)也具有內(nèi)部欠壓鎖定 (UVLO) 保護(hù)特性。除非電壓 VCCI 在啟動(dòng)時(shí)超過(guò) VVCCI_ON，否則器件不會(huì)進(jìn)入工作模式。當(dāng)該引腳接收到低于 VVCCI_OFF 的電壓，信號(hào)將停止傳輸。另外，與用于 VDD 的 UVLO 相似，這里存在遲滯 (VVCCI_HYS) 以確保穩(wěn)定運(yùn)行。
如果是 VDD，UCC21520 可承受的絕對(duì)上限是 30V；如果是 VCCI，可承受的絕對(duì)上限是 20V。
| 條件 | 輸入 | 輸出 | ||
|---|---|---|---|---|
| INA | INB | OUTA | OUTB | |
| 器件啟動(dòng)期間 VCCI-GND < VVCCI_ON | H | L | L | L |
| 器件啟動(dòng)期間 VCCI-GND < VVCCI_ON | L | H | L | L |
| 器件啟動(dòng)期間 VCCI-GND < VVCCI_ON | H | H | L | L |
| 器件啟動(dòng)期間 VCCI-GND < VVCCI_ON | L | L | L | L |
| 器件啟動(dòng)后 VCCI-GND < VVCCI_OFF | H | L | L | L |
| 器件啟動(dòng)后 VCCI-GND < VVCCI_OFF | L | H | L | L |
| 器件啟動(dòng)后 VCCI-GND < VVCCI_OFF | H | H | L | L |
| 器件啟動(dòng)后 VCCI-GND < VVCCI_OFF | L | L | L | L |
| 條件 | 輸入 | 輸出 | ||
|---|---|---|---|---|
| INA | INB | OUTA | OUTB | |
| 器件啟動(dòng)期間 VDD-VSS < VVDD_ON | H | L | L | L |
| 器件啟動(dòng)期間 VDD-VSS < VVDD_ON | L | H | L | L |
| 器件啟動(dòng)期間 VDD-VSS < VVDD_ON | H | H | L | L |
| 器件啟動(dòng)期間 VDD-VSS < VVDD_ON | L | L | L | L |
| 器件啟動(dòng)后 VDD-VSS < VVDD_OFF | H | L | L | L |
| 器件啟動(dòng)后 VDD-VSS < VVDD_OFF | L | H | L | L |
| 器件啟動(dòng)后 VDD-VSS < VVDD_OFF | H | H | L | L |
| 器件啟動(dòng)后 VDD-VSS < VVDD_OFF | L | L | L | L |