指定了 TLV232x 的最小和最大輸入電壓，如果任一輸入端超過(guò)該電壓，可能會(huì)導(dǎo)致器件故障。超出此指定范圍是一種常見(jiàn)問(wèn)題，尤其是在單電源供電時(shí)。范圍下限包括負(fù)電源軌，而上限指定為 V_DD – 1V（T_A = 25°C 時(shí)）和 V_DD – 1.2V（所有其他溫度下）。

多晶硅柵極工藝的使用和精心設(shè)計(jì)的輸入電路，使傳統(tǒng) TLV232x 與傳統(tǒng)金屬柵極工藝相比具有非常好的輸入偏移電壓漂移特性。CMOS 器件中的偏移電壓漂移在很大程度上受到植入氧化物中的磷摻雜劑極化引起的閾值電壓漂移的影響。將磷摻雜劑置于導(dǎo)體（如多晶硅柵極）中可緩解極化問(wèn)題，從而使閾值電壓漂移降低一個(gè)數(shù)量級(jí)以上。偏移電壓隨時(shí)間的漂移計(jì)算值通常為 0.1μV/月，包括運(yùn)行的第一個(gè)月。

通過(guò)從傳統(tǒng)的 150mm LinCMOS 工藝遷移到 300mm 直徑晶圓工藝，輸入偏移電壓精度、轉(zhuǎn)換率、相位裕度、輸出電流驅(qū)動(dòng)能力和高電平輸出電壓得到了相關(guān)改進(jìn)。然而，這一改變引入了一個(gè)新的交叉區(qū)域，在該區(qū)域中，當(dāng)輸入共模電壓接近 V_DD 導(dǎo)軌時(shí)，輸入偏移電壓將會(huì)發(fā)生漂移（通常為 300μV–400μV）。圖 7-2 和圖 7-3 繪制了該特性在各種溫度和 5V 電源下的平均值和標(biāo)準(zhǔn)偏差。

圖 7-2 偏移電壓與輸入共模電壓間的關(guān)系

圖 7-3 偏移電壓與輸入共模電壓間的關(guān)系

由于極高的輸入阻抗和由此產(chǎn)生的低偏置電流要求，TLV232x 是低電平信號(hào)處理的絕佳選擇。但是，印刷電路板和插座上的泄漏電流有時(shí)很容易超過(guò)偏置電流要求，且會(huì)導(dǎo)致器件性能下降。最佳實(shí)踐是在輸入端周圍添加防護(hù)環(huán)（類似于參數(shù)測(cè)量信息一節(jié)中圖 6-4 的防護(hù)環(huán)）。在與共模輸入相同的電壓電平下，從低阻抗源驅(qū)動(dòng)這些防護(hù)裝置（請(qǐng)參閱圖 7-4）。

將任何未使用的放大器的輸入端接地，以避免可能的振蕩。

圖 7-4 防護(hù)環(huán)方案