LMX2624-SP 具有引腳模式選項，可生成固定頻率的輸出，并且不需要任何串行編程。根據(jù)引腳模式選項中的引腳設置生成輸出頻率。可以使用引腳模式選項設置整數(shù) N 分頻器和通道分頻器。

這些引腳模式的一些運行規(guī)則如下：

• 使用 CDIVx 引腳設置引腳模式。除了在接地時，CDVIx 引腳的所有引腳組合都視為引腳模式。不能在引腳模式下使用 SPI 控制。如果 CDIV2、CDIV1 和 CDIV0 接地，則器件處于 SPI 模式。
• 電源的上升時間需要小于 50ms。
• 分數(shù)分子和分母在引腳模式下不可用。僅使用 NDIV 設置來設置 N 分頻器
• CAL 引腳連接至 VCC。在引腳模式頻率選項之間切換時，在更改引腳之后，必須切換 CAL 引腳。

NDIVx 和 CDIVx 引腳是四電平引腳。四電平引腳用于以較少的引腳數(shù)獲得更多分頻值，從而有助于減小整體封裝尺寸。NDIVx 共有六個引腳，CDIVx 有三個引腳。具有四個電平的 6 個 NDIVx 引腳（NDIV5、NDIV4、NDIV3、NDIV2、NDIV1、NDIV0）總共可以產生 4⁶ 個組合，這意味著有 4096 個值。類似地，具有四個電平的 CDIVx 引腳（CDIV2、CDIV1、CDIV0）總共有 4³ = 64 個組合。由于引腳具有四個電平，所以 9 個引腳足以代替具有兩個電平的 18 個引腳。引腳的四個電平是 VL、VML、VMH 和 VH，如圖 6-4 所示。在 VCC 和接地端之間使用三個 10kΩ 電阻器，這樣就有四個電平，包括 VCC、地以及兩個中間電平，稱為 VMH（中高電壓）和 VML（中低電壓）。

NDIVx 在引腳模式下提供總共 4096 個整數(shù)分頻器選項。分子 (NUM) 和分母 (DEN) 在引腳模式下不適用于分數(shù) PLL，并且只能在 SPI 模式下使用。引腳模式 NDIVx 值的 N 分頻器限制的最小值與 SPI 模式選項類似。有關 N 分頻器最小值設置，請參閱表 6-2。

在 SPI 模式下可用的所有通道分頻器設置組合在使用 CDIVx 引腳的引腳模式選項中也可用。有關引腳模式下的 CDIVx 設置、SPI 模式下的 CHDIV<4:0> 設置以及相應的通道分頻器值，請參閱表 6-11。根據(jù)所需的通道分頻器值，CDIV2、CDIV1、CDIV0 引腳需要連接到四個電平之一。

OUTMUX2、OUTMUX1 和 OUTMUX0 引腳用于根據(jù)表 6-12 選擇 RFOUTx。

引腳模式下的示例頻率生成：

要求：

RFOUTAx 射頻輸出頻率 = 21000MHz

只需要一個射頻輸出；無 SYSREF。

基準輸入 (OSCIN) 頻率 = 50MHz

所需模式：引腳模式；在實際的子系統(tǒng)實施中不提供軟件或 SPI 控制。

要生成 21000MHz，需要在輸出端使用倍頻器輸出。配置如下：

CDIVx 引腳需要配置為 GND 以外的值。例如，將 CDIV2、CDIV1 和 CDIV0 連接到 VCC（全部為 1）。

OUTMUX2 = 1、OUTMUX1 = 1、OUTMUX0 = 0（RFOUTA 配置為倍頻器輸出）。

將 MUTEB 連接到 GND 以使 RFOUTB 上的 VCO 路徑實現(xiàn)靜音。

在此配置中將 REF_DBLR_EN 連接至 VCC，以便使 PFD 達到 100MHz。使用此輸入倍頻器，OSCIN 50 MHz 會翻倍，從而改善相位噪聲性能。

VCO 頻率 = 10500MHz，在使用倍頻器后生成 21000MHz。NDIV 值需要為 10500/100 = 105。將 NDIV5、NDIV4、NDIV3、NDIV2、NDIV1、NID0 引腳連接到等效于 105 值的電阻器網(wǎng)絡。

將十進制 105 轉換為等效的四進制值，從而生成 NDIV 引腳的配置。

(105)₁₀ = (001221)₄。

NDIVx 引腳需要使用電阻器網(wǎng)絡分別連接到 VL、VL、VML、VMH、VMH、VML。

MUTEA 和 MUTEB 引腳在引腳模式下可用，并可根據(jù)需要用于靜音和取消靜音。

有關配置未使用引腳連接的信息，請參閱未使用引腳處理表。

使用 GPIO 驅動 4 電平引腳：

上一節(jié)介紹了如何使用電阻器網(wǎng)絡產生 VL、VML、VMH 和 VH 電平。如果 RFOUTx 頻率固定，則這種布置就足夠了。對于需要使用引腳模式選項更改頻率的應用，需要根據(jù)輸出頻率要求更改 NDIVx 和 CDIVx 引腳電平。一種選擇是使用低速精密 DAC 驅動這些 4 電平引腳，從而產生這四個電壓電平，但此方法比較復雜。

以下布置有助于使用 GPIO 驅動 4 電平。請參閱表 6-13。

需要根據(jù)輸出頻率要求，更新 NDIVx 和 CDIVx 引腳的配置，從而形成圖 6-5 中的布局。