ZHCSXO1 December 2024 LMX2624-SP
ADVANCE INFORMATION
LMX2624-SP 可以生成一個與 fOUT 同步的 SYSREF 輸出信號,并具有可編程延時。該輸出可能是單個脈沖,也可能是一系列脈沖,亦或是連續(xù)的脈沖流。要使用 SYSREF 功能,首先必須將 PLL 置于 SYNC 模式且 VCO_PHASE_SYNC_EN = 1。
圖 6-9 SYSREF 設置如圖 6-9 所示,SYSREF 特性使用 IncludedDivide 和 SYSREF_DIV_PRE 分頻器來生成 fINTERPOLATOR。該頻率用于對 SysRefReq 引腳的上升沿和下降沿重新計時。在 SYSREF 生成模式下,fINTERPOLATOR 會進一步除以 2×SYSREF_DIV 以生成有限系列脈沖或連續(xù)脈沖流。
| 參數(shù) | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|
| fVCO | 7500 | 15000 | MHz | |
| fINTERPOLATOR | 0.8 | 1.5 | GHz | |
| IncludedDivide | 4 或 6 | |||
| SYSREF_DIV_PRE | 1、2 或 4 | |||
| SYSREF_DIV | 4、6、8、...、4098 | |||
| fINTERPOLATOR | fPRESYSREF = fVCO /(IncludedDivide × SYSREF_DIV_PRE) | |||
| fSYSREF | fSYSREF = fINTERPOLATOR / (2 × SYSREF_DIV) | |||
| 延遲步長 | 9 | ps | ||
| 脈沖模式的脈沖 (SYSREF_PULSE_CNT) | 0 | 15 | 不適用 | |
可以使用 JESD_DAC1_CTRL、JESD_DAC2_CTRL、JESD_DAC3_CTRL 和 JESD_DAC4_CTRL 字段對延時進行編程。通過將這些字段連接成一個更大的字,稱為“SYSREFPHASESHIFT”,可以求出相對延時。這些字的總和必須始終為 63。
| SYSREFPHASESHIFT | 延遲 | JESD_DAC1 | JESD_DAC2 | JESD_DAC3 | JESD_DAC4 |
|---|---|---|---|---|---|
| 0 | 最小值 | 36 | 27 | 0 | 0 |
| ... | 0 | 0 | |||
| 36 | 0 | 63 | 0 | 0 | |
| 37 | 0 | 62 | 1 | 0 | |
| ... | |||||
| 99 | 0 | 0 | 63 | 0 | |
| 100 | 0 | 0 | 62 | 1 | |
| ... | |||||
| 161 | 0 | 0 | 1 | 62 | |
| 162 | 0 | 0 | 0 | 63 | |
| 163 | 1 | 0 | 0 | 62 | |
| 225 | 63 | 0 | 0 | 0 | |
| 226 | 62 | 1 | 0 | 0 | |
| 247 | 最大值 | 41 | 22 | 0 | 0 |
| > 247 | 無效 | 無效 | 無效 | 無效 | 無效 |