一般來說，布局指南與大多數(shù)其他 PLL 器件相似。以下是一些具體的指南。
- GND 引腳可以在封裝上路由回 DAP。
- OSCin 引腳在內(nèi)部偏置，并且必須是交流耦合。
- 如果不使用，則 SysRefReq 可以接地到 DAP。
- 為了在 200kHz 至 1MHz 范圍內(nèi)獲得更優(yōu) VCO 相位噪聲，將至少為 3.3nF 的電容器放置在最靠近 Vtune 引腳的位置。如果這個較大的電容器會限制環(huán)路帶寬，則可以減小此值（例如減小到 1.5nF），但代價是會增加 VCO 相位噪聲。
- 對于輸出，使上拉元件盡可能靠近引腳，并在差分對的每一側(cè)使用相同的元件。
- 如果需要單端輸出，則另一端必須具有相同的負(fù)載和上拉電阻。但是，可以通過將互補側(cè)通過過孔路由到電路板的另一側(cè)來優(yōu)化使用側(cè)的布線。在這一側(cè)，使用相同的上拉電阻并使負(fù)載看起來與使用的一側(cè)相同。
- 確認(rèn)器件上的 DAP 通過多個過孔良好接地，最好是銅填充。
- 有一個與 LMX2624-SP 裸露焊盤一樣大的散熱焊盤。在散熱焊盤上添加過孔以更大限度地提高散熱性能。
- 使用低損耗介電材料，例如 Rogers 4350B，以獲得出色輸出功率。