ZHCSLU3C March 2020 – January 2021 LMQ61460-Q1
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 說明（續(xù)）
- 6 器件比較表
- 7 引腳配置和功能
- 8 規(guī)格
- 9 詳細說明
- 10應用和實施
- 11電源相關(guān)建議
- 12布局
- 13器件和文檔支持
- 14機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RJR|14
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
9.3.5 PGOOD 輸出運行
實現(xiàn)了 PGOOD 功能以替代分立式復位器件，從而減少 BOM 數(shù)量并降低成本。當反饋電壓超出指定的 PGOOD 閾值時，PGOOD 引腳電壓變?yōu)榈碗娖剑ㄕ垍㈤?em class="ph i">Topic Link Label8.8 中的“PGOOD 閾值”）。這可能發(fā)生在電流限制和熱關(guān)斷情況下，以及處于禁用狀態(tài)和正常啟動期間。干擾濾波器可防止在輸出電壓的短時偏移（例如在線路和負載瞬態(tài)期間）時出現(xiàn)錯誤標志。持續(xù)時間少于 tPGDFLT_FALL 的輸出電壓偏移不會觸發(fā)電源正常標志。通過參考圖 9-6，可以更好地理解電源正常運行。
電源正常輸出包含一個開漏 NMOS，需要一個外部上拉電阻連接到合適的邏輯電源或 VOUT。當 EN 拉低時，標志輸出也被強制為低電平。在 EN 為低電平時，只要輸入電壓為 ≥1V（典型值），電源正常輸出就保持有效。
圖 9-6 PGOOD 時序圖（不包括 OV 事件）表 9-1 導致 PGOOD 發(fā)出故障信號（拉至低電平）的條件
| 故障條件啟動 | 故障條件結(jié)束（在此之后，必須經(jīng)過 tPGDFLT(rise) 才能釋放 PGOOD 輸出）(1) |
|---|---|
| VOUT < VOUT-target × PGDUV 且 t > tPGDFLT(fall) | 穩(wěn)壓輸出電壓： VOUT-target × (PGDUV + PGDHYST) < VOUT < VOUT-target × (PGDOV - PGDHYST)（請參閱Topic Link Label8.8 中的“PGOOD 閾值”） |
| VOUT > VOUT-target × PGDOV 且 t > tPGDFLT(fall) | 穩(wěn)壓輸出電壓 |
| TJ > TSD_R | TJ < TSD_F 且穩(wěn)壓輸出電壓 |
| EN < VEN Falling | EN > VEN Rising 且穩(wěn)壓輸出電壓 |
| VCC < VCC_UVLO - VCC_UVLO_HYST | VCC > VCC_UVLO 且穩(wěn)壓輸出電壓 |
(1) 作為額外的運行檢查，PGOOD 在軟啟動期間保持低電平，這定義為直到達到完整輸出電壓或者自啟動以來經(jīng)過 tSS2（以較小者為準）。