ZHCSTG4A October   2023  – April 2025 ADC12DJ5200-SEP

PRODUCTION DATA  

1.   1
2. 1 特性
3. 2 應(yīng)用
4. 3 說明
5. 4 引腳配置和功能
6. 5 規(guī)格
   1. 5.1  絕對(duì)最大額定值
   2. 5.2  ESD 等級(jí)
   3. 5.3  建議運(yùn)行條件
   4. 5.4  熱性能信息
   5. 5.5  電氣特性：直流規(guī)格
   6. 5.6  電氣特性：功耗
   7. 5.7  電氣特性：交流規(guī)格（雙通道模式）
   8. 5.8  電氣特性：交流規(guī)格（單通道模式）
   9. 5.9  時(shí)序要求
   10. 5.10 開關(guān)特性
   11. 5.11 典型特性
7. 6 詳細(xì)說明
   1. 6.1 概述
   2. 6.2 功能方框圖
   3. 6.3 特性說明
      1. 6.3.1  器件比較
      2. 6.3.2  模擬輸入
         1. 6.3.2.1 模擬輸入保護(hù)
         2. 6.3.2.2 滿量程電壓 (VFS) 調(diào)整
         3. 6.3.2.3 模擬輸入失調(diào)電壓調(diào)整
      3. 6.3.3  ADC 內(nèi)核
         1. 6.3.3.1 ADC 工作原理
         2. 6.3.3.2 ADC 內(nèi)核校準(zhǔn)
         3. 6.3.3.3 模擬基準(zhǔn)電壓
         4. 6.3.3.4 ADC 超范圍檢測(cè)
         5. 6.3.3.5 誤碼率 (CER)
      4. 6.3.4  溫度監(jiān)測(cè)二極管
      5. 6.3.5  時(shí)間戳
      6. 6.3.6  時(shí)鐘
         1. 6.3.6.1 無噪聲孔徑延遲調(diào)節(jié)（tAD 調(diào)節(jié)）
         2. 6.3.6.2 孔徑延遲斜坡控制 (TAD_RAMP)
         3. 6.3.6.3 用于多器件同步和確定性延遲的 SYSREF 采集
            1. 6.3.6.3.1 SYSREF 位置檢測(cè)器和采樣位置選擇（SYSREF 窗口）
            2. 6.3.6.3.2 自動(dòng) SYSREF 校準(zhǔn)
      7. 6.3.7  可編程 FIR 濾波器 (PFIR)
         1. 6.3.7.1 雙通道均衡
         2. 6.3.7.2 單通道均衡
         3. 6.3.7.3 時(shí)變?yōu)V波器
      8. 6.3.8  數(shù)字下變頻器 (DDC)
         1. 6.3.8.1 舍入和飽和
         2. 6.3.8.2 數(shù)控振蕩器和復(fù)頻混頻器
            1. 6.3.8.2.1 NCO 快速跳頻 (FFH)
            2. 6.3.8.2.2 NCO 選擇
            3. 6.3.8.2.3 基本 NCO 頻率設(shè)置模式
            4. 6.3.8.2.4 合理 NCO 頻率設(shè)置模式
            5. 6.3.8.2.5 NCO 相位偏移設(shè)置
            6. 6.3.8.2.6 NCO 相位同步
         3. 6.3.8.3 抽取濾波器
         4. 6.3.8.4 輸出數(shù)據(jù)格式
         5. 6.3.8.5 抽取設(shè)置
            1. 6.3.8.5.1 抽取因子
            2. 6.3.8.5.2 DDC 增益提升
      9. 6.3.9  JESD204C 接口
         1. 6.3.9.1 傳輸層
         2. 6.3.9.2 擾頻器
         3. 6.3.9.3 鏈路層
         4. 6.3.9.4 8B/10B 鏈路層
            1. 6.3.9.4.1 數(shù)據(jù)編碼 (8B/10B)
            2. 6.3.9.4.2 多幀和本地多幀時(shí)鐘 (LMFC)
            3. 6.3.9.4.3 代碼組同步 (CGS)
            4. 6.3.9.4.4 初始通道對(duì)齊序列 (ILAS)
            5. 6.3.9.4.5 幀和多幀監(jiān)控
         5. 6.3.9.5 64B/66B 鏈路層
            1. 6.3.9.5.1 64B/66B 編碼
            2. 6.3.9.5.2 多塊、擴(kuò)展多塊和本地?cái)U(kuò)展多塊時(shí)鐘 (LEMC)
            3. 6.3.9.5.3 使用同步報(bào)頭的模塊、多塊和擴(kuò)展多塊對(duì)齊
               1. 6.3.9.5.3.1 循環(huán)冗余校驗(yàn) (CRC) 模式
               2. 6.3.9.5.3.2 正向糾錯(cuò) (FEC) 模式
            4. 6.3.9.5.4 初始通道對(duì)齊
            5. 6.3.9.5.5 模塊、多塊和擴(kuò)展多塊對(duì)齊監(jiān)控
         6. 6.3.9.6 物理層
            1. 6.3.9.6.1 串行器/解串器預(yù)加重功能
         7. 6.3.9.7 JESD204C 啟用
         8. 6.3.9.8 多器件同步和確定性延遲
         9. 6.3.9.9 在子類 0 系統(tǒng)中運(yùn)行
      10. 6.3.10 報(bào)警監(jiān)控
          1. 6.3.10.1 時(shí)鐘翻轉(zhuǎn)檢測(cè)
          2. 6.3.10.2 FIFO 翻轉(zhuǎn)檢測(cè)
   4. 6.4 器件功能模式
      1. 6.4.1 雙通道模式
      2. 6.4.2 單通道模式（DES 模式）
      3. 6.4.3 雙輸入單通道模式（雙 DES 模式）
      4. 6.4.4 JESD204C 模式
         1. 6.4.4.1 JESD204C 工作模式表
         2. 6.4.4.2 JESD204C 模式（續(xù)）
         3. 6.4.4.3 JESD204C 傳輸層數(shù)據(jù)格式
         4. 6.4.4.4 64B/66B 同步報(bào)頭流配置
      5. 6.4.5 斷電模式
      6. 6.4.6 測(cè)試模式
         1. 6.4.6.1 串行器測(cè)試模式詳細(xì)信息
         2. 6.4.6.2 PRBS 測(cè)試模式
         3. 6.4.6.3 時(shí)鐘圖形模式
         4. 6.4.6.4 斜坡測(cè)試模式
         5. 6.4.6.5 近程和遠(yuǎn)程傳輸測(cè)試模式
            1. 6.4.6.5.1 近程傳輸測(cè)試模式
         6. 6.4.6.6 D21.5 測(cè)試模式
         7. 6.4.6.7 K28.5 測(cè)試模式
         8. 6.4.6.8 重復(fù) ILA 測(cè)試模式
         9. 6.4.6.9 修改的 RPAT 測(cè)試模式
      7. 6.4.7 校準(zhǔn)模式和修整
         1. 6.4.7.1 前臺(tái)校準(zhǔn)模式
         2. 6.4.7.2 后臺(tái)校準(zhǔn)模式
         3. 6.4.7.3 低功耗后臺(tái)校準(zhǔn) (LPBG) 模式
      8. 6.4.8 偏移校準(zhǔn)
      9. 6.4.9 修整
   5. 6.5 編程
      1. 6.5.1 使用串行接口
         1. 6.5.1.1 SCS
         2. 6.5.1.2 SCLK
         3. 6.5.1.3 SDI
         4. 6.5.1.4 SDO
         5. 6.5.1.5 流模式
   6. 6.6 SPI 寄存器映射
8. 7 應(yīng)用信息免責(zé)聲明
   1. 7.1 應(yīng)用信息
   2. 7.2 典型應(yīng)用
      1. 7.2.1 寬帶射頻采樣接收器
         1. 7.2.1.1 設(shè)計(jì)要求
            1. 7.2.1.1.1 輸入信號(hào)路徑
            2. 7.2.1.1.2 時(shí)鐘
         2. 7.2.1.2 詳細(xì)設(shè)計(jì)過程
            1. 7.2.1.2.1 計(jì)算交流耦合電容的值
         3. 7.2.1.3 應(yīng)用曲線
   3. 7.3 初始化設(shè)置
   4. 7.4 電源相關(guān)建議
      1. 7.4.1 電源時(shí)序
   5. 7.5 布局
      1. 7.5.1 布局指南
      2. 7.5.2 布局示例
9. 8 器件和文檔支持
   1. 8.1 器件支持
      1. 8.1.1 開發(fā)支持
   2. 8.2 文檔支持
      1. 8.2.1 相關(guān)文檔
   3. 8.3 接收文檔更新通知
   4. 8.4 支持資源
   5. 8.5 商標(biāo)
   6. 8.6 靜電放電警告
   7. 8.7 術(shù)語表
10. 9 修訂歷史記錄
11. 10機(jī)械、封裝和可訂購信息

ADC12DJ5200-SEP 10.4GSPS 單通道或 5.2GSPS 雙通道 12 位射頻采樣模數(shù)轉(zhuǎn)換器 (ADC)

本資源的原文使用英文撰寫。 為方便起見，TI 提供了譯文；由于翻譯過程中可能使用了自動(dòng)化工具，TI 不保證譯文的準(zhǔn)確性。 為確認(rèn)準(zhǔn)確性，請(qǐng)務(wù)必訪問 ti.com 參考最新的英文版本（控制文檔）。

下載最新的英語版本