ZHCSTG4A October 2023 – April 2025 ADC12DJ5200-SEP
PRODUCTION DATA
ADC12DJ5200-SEP 器件是一款射頻采樣千兆采樣模數(shù)轉(zhuǎn)換器 (ADC)，可對從直流到 10GHz 以上的輸入頻率進(jìn)行直接采樣。在雙通道模式下，器件的采樣率高達(dá) 5.2GSPS，在單通道模式下，器件的采樣率高達(dá) 10.4GSPS。通道數(shù)（雙通道模式）和奎斯特帶寬（單通道模式）的可編程交換功能可用于開發(fā)靈活的硬件，以滿足高通道數(shù)或?qū)捤矔r信號帶寬應(yīng)用的需求。8GHz 的全功率輸入帶寬 (–3dB)，可用頻率在雙通道和單通道模式下均超過 –3dB，可對頻率捷變系統(tǒng)的 L、S、C 和 X 帶進(jìn)行直接射頻采樣。
該器件采用具有多達(dá) 16 個串行通道和 1 子類兼容性的高速 JESD204C 輸出接口，可實現(xiàn)確定性延遲和多器件同步。串行輸出通道支持高達(dá) 17.16Gbps 的比特率，并可進(jìn)行配置，在比特率和通道數(shù)之間進(jìn)行權(quán)衡。支持 8B/10B 以及 64B/66B 數(shù)據(jù)編碼方案。64B/66B 編碼方案支持前向糾錯 (FEC)，來改善誤碼率。使用 8B/10B 編碼模式時、JESD204C 接口向后兼容 JESD204B 接收器。
擁有無噪聲孔徑延遲 (tAD) 調(diào)節(jié)和 SYSREF 窗口化等多種同步特性，可簡化多通道系統(tǒng)的系統(tǒng)設(shè)計?？讖窖舆t調(diào)節(jié)可用于簡化 SYSREF 采集，在多個 ADC 之間對齊采樣實例，或?qū)η岸烁櫛３?(T&H) 放大器輸出的適當(dāng)位置進(jìn)行采樣。SYSREF 窗口化提供了一種簡單的方法，來測量 SYSREF 相對于器件時鐘的無效時序區(qū)域，然后選擇理想采樣位置。雙邊沿采樣 (DES) 在單通道模式下實現(xiàn)，以降低應(yīng)用于 ADC 的最大時鐘速率，從而支持各種時鐘源，并放寬 SYSREF 采集的設(shè)置和保持時序。
該器件提供增益、偏移和靜態(tài)線性誤差的前臺和后臺校準(zhǔn)選項。前臺校準(zhǔn)在系統(tǒng)啟動時或在 ADC 離線且不向邏輯器件發(fā)送數(shù)據(jù)的指定時間運行。后臺校準(zhǔn)允許 ADC 在內(nèi)核在后臺校準(zhǔn)的同時持續(xù)運行，使系統(tǒng)不會出現(xiàn)停機(jī)情況。校準(zhǔn)例程還用于匹配子 ADC 內(nèi)核之間的增益和偏移，以更大限度地減少時間交錯產(chǎn)生的雜散偽影。