ZHCSXV1A March 2025 – August 2025 DRV8263-Q1
PRODUCTION DATA
DRV8263-Q1 器件提供三種獨(dú)立模式，支持對 EN/IN1 和 PH/IN2 引腳采用不同的控制方案。通過 MODE 設(shè)置選擇控制模式。MODE 是基于 HW 型號的 MODE 引腳或基于 SPI 型號的 CONFIG3 寄存器中的 S_MODE 位的三級設(shè)置，如 表 7-3 所述：
| MODE 引腳 | S_MODE 位 | 器件模式 | 說明 |
|---|---|---|---|
|
RLVL1 |
00b | PH/EN 模式 | 全橋模式，其中 EN/IN1 是 PWM 輸入，PH/IN2 是方向輸入 |
| RLVL2 |
01b |
獨(dú)立模式 |
獨(dú)立控制 2 個(gè)半橋 |
|
RLVL3 |
10b、11b | 脈寬調(diào)制（PWM ）模式 | 全橋模式，其中 EN/IN1 和 PH/IN2 根據(jù)方向分別控制 PWM |
在 HW 型號中，MODE 引腳在上電或從休眠中喚醒后的器件初始化期間被鎖存。運(yùn)行期間，更新受阻。
在 SPI 型號的器件中，只要 SPI 通信可用，就可以通過寫入 S_MODE 位和 來隨時(shí)更改模式設(shè)置。此更改會(huì)立即反映出來。
輸入端可接受 100% 或 PWM 驅(qū)動(dòng)模式的靜態(tài)或脈寬調(diào)制 (PWM) 電壓信號。可以在應(yīng)用 VM 之前為器件輸入引腳供電。默認(rèn)情況下，nSLEEP 和 DRVOFF 引腳分別具有內(nèi)部下拉和上拉電阻器，以便在沒有輸入時(shí)保持輸出為高阻態(tài)。EN/IN1 和 PH/IN2 引腳也都具有內(nèi)部下拉電阻器。下文提供了每種控制模式的真值表。
在開關(guān)半橋上的高側(cè)和低側(cè) FET 之間轉(zhuǎn)換時(shí)，該器件會(huì)自動(dòng)生成所需的死區(qū)時(shí)間。該時(shí)序基于內(nèi)部 FET 柵源電壓反饋。無需外部時(shí)序。該方案提供了最短的死區(qū)時(shí)間，同時(shí)保證沒有擊穿電流。