ZHCSXV1A March 2025 – August 2025 DRV8263-Q1
PRODUCTION DATA
在此模式下，將兩個(gè)半橋配置為用作兩個(gè)獨(dú)立的半橋。表 7-7 展示了電橋控制的邏輯表。
| nSLEEP | DRVOFF | EN/IN1 | PH/IN2 | OUT1 | OUT2 | 器件狀態(tài) |
|---|---|---|---|---|---|---|
| 0 | X | X | X | 高阻態(tài) | 高阻態(tài) | SLEEP |
| 1 | 1 | 0 | 0 | 高阻態(tài) | 高阻態(tài) | STANDBY |
| 1 | 1 | 1 | 0 | 請(qǐng)參考關(guān)斷狀態(tài)診斷表 | STANDBY | |
| 1 | 1 | 0 | 1 | STANDBY | ||
| 1 | 1 | 1 | 1 | STANDBY | ||
| 1 | 0 | 0 | 0 | L | L | 運(yùn)行 |
| 1 | 0 | 0 | 1 | L | H(1) | 運(yùn)行 |
| 1 | 0 | 1 | 0 | H(1) | L | 運(yùn)行 |
| 1 | 0 | 1 | 1 | H(1) | H(1) | 運(yùn)行 |
對(duì)于 SPI 型號(hào)，當(dāng) SPI_IN 寄存器已解鎖時(shí)，可以通過(guò) SPI_IN 寄存器中的等效位 S_DRVOFF 和 S_DRVOFF2 對(duì)兩個(gè)半橋進(jìn)行獨(dú)立高阻態(tài)控制。表 7-8 展示了使用引腳和寄存器組合輸入進(jìn)行電橋控制的邏輯表。有關(guān) 表 7-8 中所示組合輸入的詳細(xì)信息，請(qǐng)參閱寄存器 - 引腳控制。
| nSLEEP | DRVOFF1 組合 | DRVOFF2 組合 | EN_IN1 組合 | PH_IN2 組合 | OUT1 | OUT2 | 器件狀態(tài) |
|---|---|---|---|---|---|---|---|
| 0 | X | X | X | X | 高阻態(tài) | 高阻態(tài) | SLEEP |
| 1 | 1 | 1 | 0 | 0 | 高阻態(tài) | 高阻態(tài) | STANDBY |
| 1 | 1 | 1 | 1 | 0 | 請(qǐng)參考關(guān)斷狀態(tài)診斷表 | STANDBY | |
| 1 | 1 | 1 | 0 | 1 | STANDBY | ||
| 1 | 1 | 1 | 1 | 1 | STANDBY | ||
| 1 | 1 | 0 | X | 0 | 高阻態(tài) | L | 運(yùn)行 |
| 1 | 1 | 0 | X | 1 | 高阻態(tài) | H(1) | 運(yùn)行 |
| 1 | 0 | 1 | 0 | X | L | 高阻態(tài) | 運(yùn)行 |
| 1 | 0 | 1 | 1 | X | H(1) | 高阻態(tài) | 運(yùn)行 |
| 1 | 0 | 0 | 0 | 0 | L | L | 運(yùn)行 |
| 1 | 0 | 0 | 0 | 1 | L | H(1) | 運(yùn)行 |
| 1 | 0 | 0 | 1 | 0 | H(1) | L | 運(yùn)行 |
| 1 | 0 | 0 | 1 | 1 | H(1) | H(1) | 運(yùn)行 |
在此模式下，器件行為如下所列：
對(duì)于 HW 型號(hào)，IPROPI 引腳上的電流是來(lái)自兩個(gè)半橋的高側(cè)檢測(cè)電流之和。這將 ITRIP 電流調(diào)節(jié)功能限制為組合電流調(diào)節(jié)，而不是進(jìn)行真正獨(dú)立的調(diào)節(jié)。