ZHCSXJ8B December 2024 – June 2025 ADC3648 , ADC3649
PRODUCTION DATA
為了更大限度地提高 ADC 的 SNR 性能,需要低抖動 (< 75fs) 采樣時鐘。圖 9-2 顯示了估算的 SNR 性能與輸入頻率和外部時鐘抖動之間的關(guān)系。內(nèi)部 ADC 孔徑抖動也與時鐘振幅有關(guān)(輸入頻率越高越敏感),如圖 9-3 所示。
使用均值計(jì)算和/或抽取時,必須先估算單個 ADC 內(nèi)核的 SNR,然后再添加內(nèi)部均值計(jì)算和/或抽取帶來的 SNR 改善。
| FS = 500MSPS | FIN = 100MHz | AIN = -1dBFS |