ZHCSXJ8B December 2024 – June 2025 ADC3648 , ADC3649
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測(cè)量信息
- 8 詳細(xì)說明
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
訂購信息
8.3.9.2 具有抽取功能的串行 LVDS (SLVDS)
使用實(shí)數(shù)或復(fù)數(shù)抽取時(shí)，輸出數(shù)據(jù)會(huì)進(jìn)行串行化并使用更少的 LVDS 發(fā)送器進(jìn)行傳輸。幀時(shí)鐘 (FCLK) 用于標(biāo)記采樣的開始和停止，而數(shù)據(jù)位在數(shù)據(jù)時(shí)鐘 (DCLK) 的上升沿和下降沿輸出。幀時(shí)鐘在 DOUT0 上輸出，并且數(shù)據(jù)輸出最多有 15 個(gè) LVDS 通道可用。除非使用輸出多路復(fù)用器，否則輸出接口映射始終始于通道 DOUT15。
在實(shí)數(shù)抽取中，僅支持每個(gè) ADC 單個(gè)頻帶。
通道數(shù)和輸出數(shù)據(jù)速率可通過以下參數(shù)計(jì)算：
- R：輸出分辨率：16 位 = 1，32 位 = 2
- B：DDC 頻帶總數(shù)
- C：實(shí)數(shù)或復(fù)數(shù)抽?。簩?shí)數(shù) = 1，復(fù)數(shù) = 2
- D：抽取因子
- FS：ADC 采樣時(shí)鐘頻率
- K = R x B x C
- L = 8 x K / D（LVDS 輸出通道數(shù)）
| 參數(shù) | L ≥1 | L ? 1 |
|---|---|---|
| 幀時(shí)鐘 (FCLK) 頻率 | FS / D | |
| 數(shù)據(jù)位時(shí)鐘 (DCLK) 頻率 | FS | DOUT/2 |
| 每個(gè)通道的數(shù)據(jù)輸出速率 DOUT (DOUT/L) | FS x 2 | FS / D x 16 x K |
SLVDS 幀組裝由 ADC 自動(dòng)執(zhí)行，并遵循以下方案：從通道 DOUT15 開始，且每個(gè)通道從 MSB 開始
| 抽取 | 輸出分辨率 | 頻帶順序 |
|---|---|---|
| 實(shí)數(shù) | 16 位 | B0、B1 |
| 32 位 | ||
| 復(fù)數(shù) | 16 位 | B0I、B0Q、B1I、B1Q、B2I、B2Q、B3I、B3Q |
| 32 位 |
下面詳細(xì)介紹了四個(gè)不同示例的幀組裝和計(jì)算。
示例 1：雙頻帶，/8 實(shí)數(shù)抽取，16 位輸出分辨率，F(xiàn)S = 500MSPS
- K = 2（R = 1，B = 2，C = 1）
- L = 8 x K / D = 8 x 2 / 8 = 2
- FCLK = FS / D = 500MSPS / 8 = 62.5MHz
- DCLK = 500MHz
- DOUT/通道 = 1Gbps
示例 1 的 SLVDS 幀組裝如圖 8-56 所示。數(shù)據(jù)通過兩個(gè)通道輸出，其中奇數(shù)位在 DCLK 上升沿輸出，偶數(shù)位在 DCLK 下降沿輸出。
圖 8-56 示例 1 的 SLVDS 幀組裝示例 2：雙頻帶，/128 實(shí)數(shù)抽取，32 位輸出分辨率，F(xiàn)S = 500MSPS
- K = 4（R = 2，B = 2，C = 1）
- L = 8 x K / D = 8 x 4 / 128 = 1/4 => 使用一個(gè)通道。
- FCLK = FS / D = 500 MSPS / 128 = 3.91MHz
- DCLK = 125MHz
- DOUT/通道 = 0.25Gbps
示例 2 的 SLVDS 幀組裝如圖 8-57 所示。使用一個(gè)通道先發(fā)送 DDC 頻帶 0 (B0) 的 32 位，然后發(fā)送 DDC 頻帶 1 的 32 位。
圖 8-57 示例 2 的 SLVDS 幀組裝示例 3：雙頻帶，/16 復(fù)數(shù)抽取，16 位輸出分辨率，F(xiàn)S = 500MSPS
- K = 4（R = 1，B = 2，C = 2）
- L = 8 x K / D = 8 x 4 / 16 = 2
- FCLK = FS / D = 500MSPS / 16 = 31.25MHz
- DCLK = 500MHz
- DOUT/通道 = 1Gbps
示例 3 的 SLVDS 幀組裝如圖 8-58 所示。幀組裝從 DOUT15 開始，從 DDC 頻帶 B0 的 MSB 開始。每個(gè)樣本通過 2 個(gè)通道進(jìn)行傳輸。
圖 8-58 示例 3 的 SLVDS 幀組裝示例 4：四頻帶，/8 復(fù)數(shù)抽取，16 位輸出分辨率，F(xiàn)S = 500MSPS
- K = 8（R = 1，B = 4，C = 2）
- L = 8 x K / D = 8 x 8 / 8 = 8
- FCLK = FS / D = 500MSPS / 8 = 62.5MHz
- DCLK = 500MHz
- DOUT/通道 = 1Gbps
示例 3 的 SLVDS 幀組裝如圖 8-59 所示。幀組裝從 DOUT15 開始，從 DDC 頻帶 B0 的 MSB 開始。每個(gè)樣本通過 8 個(gè)通道進(jìn)行傳輸。
圖 8-59 示例 4 的 SLVDS 幀組裝示例 5：單頻帶，/256 復(fù)數(shù)抽取，32 位輸出分辨率，F(xiàn)S = 500MSPS
- K = 8（R = 2，B = 2，C = 2）
- L = 8 x K / D = 8 x 8 / 256 = 1/4 => 使用一個(gè)通道。
- FCLK = FS / D = 500MSPS / 256 = 1.95MHz
- DOUT/通道 = FS / D x 16 x K = 500MSPS / 256 x 16 x 8 = 250Mbps
- DCLK = 125MHz
示例 4 的 SLVDS 幀組裝如圖 8-60 所示。幀組裝僅使用 DOUT15，從 DDC 頻帶 0 的 32 位“I”樣本開始，到 DDC 頻帶 1 的 32 位“Q”樣本結(jié)束。
圖 8-60 示例 5 的 SLVDS 幀組裝