ZHCSTG4A October 2023 – April 2025 ADC12DJ5200-SEP
PRODUCTION DATA
表 6-62 列出了可修整的參數以及相關的寄存器。用戶修整僅限于前臺 (FG) 校準模式。
| 修整參數 | 修整寄存器 | 注釋 |
|---|---|---|
| 帶隙基準 | BG_TRIM | BG 輸出引腳上的測量值。 |
| 輸入終端電阻 | RTRIM_x， 其中 x = A 表示 INA±，B 表示 INB±） | 器件上電時必須使用時鐘。 |
| 輸入失調電壓 | OADJ_A_FG0_VINx、OADJ_A_FG90_VINx 和 OADJ_B_FG0_VINx、 其中 OADJ_A 適用于 ADC 內核 A，OADJ_B 適用于 ADC 內核 B，FG0 適用于 ADC 內核 A 和 B 的雙通道模式，以及 ADC 內核 B 的單通道模式，FG90 適用于單通道模式下的 ADC 內核 A，并且 x = A 表示 INA±，B 表示 INB±） | 雙通道模式下的輸入失調電壓調整包括更改通道 A 的 OADJ_A_FG0_VINA 和通道 B 的 OADJ_B_FG0_VINB。在單通道模式下、必須同時調整 OADJ_A_FG90_VINx 和 OADJ_B_FG0_VINx 以微調輸入失調電壓、或者單獨調整以補償 fS/2 雜散失調電壓。 |
| INA± 和 INB± 增益 | GAIN_xy_FGDUAL 或 GAIN_xy_FGDES， 其中 x = ADC 通道（A 或 B）、y = 組編號（0 或 1） | 在修整輸入之前，將 FS_RANGE_A 和 FS_RANGE_B 設置為默認值。使用 FS_RANGE_A 和 FS_RANGE_B 調整滿量程輸入電壓。GAIN_xy_FGDUAL 寄存器適用于雙通道模式，GAIN_xy_FGDES 寄存器適用于單通道模式。要修整 ADC 內核 A 或 B 的增益，請以相同方向一起更改 GAIN_x0_FGDUAL 和 GAIN_x1_FGDUAL（或 GAIN_x0_FGDES 和 GAIN_x1_FGDES）。要修整 ADC A 或 B 內兩個組的增益，請以相反方向更改 GAIN_x0_FGDUAL 和 GAIN_x1_FGDUAL（或 GAIN_x0_FGDES 和 GAIN_x1_FGDES）。 |
| INA± 和 INB± 滿量程輸入電壓 | FS_RANGE_x， 其中 x = A 表示 INA±，B 表示 INB±） | 針對每個輸入進行滿量程輸入電壓調整。默認值受 GAIN_Bx（x = 0、1、4 或 5）的影響。在將 FS_RANGE_x 設置為默認值的情況下，修整 GAIN_Bx。然后可以使用 FS_RANGE_x 來修整滿量程輸入電壓。 |
| ADC 內部內核時序（組時序） | Bx_TIME_y， 其中 x = 組編號（0、1、4 或 5） ，y = 0° (0) 或 –90° (90) 時鐘相位 | 修整 ADC 內核的兩個組（ADC A 或 B）之間的時序。0° 時鐘相位用于雙通道模式，而 ADC B 用于單通道模式。–90° 時鐘相位僅用于單通道模式下的 ADC A。ADC 內核兩個組之間的時序不匹配會導致雙通道模式下出現 fS/2-f IN 雜散，或單通道模式下出現 f S/4±fIN 雜散。 |
| ADC 間內核時序（雙通道模式） | TADJ_A、TADJ_B | 后綴字母（A 或 B）表示正在修整的 ADC 內核。更改 TADJ_A 或 TADJ_B 會調整雙通道模式下 ADC A 相對于 ADC B 的采樣實例。 |
| ADC 間內核時序（單通道模式） | TADJ_A_FG90_VINx、TADJ_B_FG0_VINx， 其中 x = 模擬輸入（INA± 或 INB±） | 這些修整寄存器用于調整在單通道模式下 ADC 內核 A 相對于 ADC 內核 B 的時序。時序不匹配將導致與信號相關的 fS/2-f IN 雜散。在單通道模式下，更改 TADJ_A_FG90_VINx 或 TADJ_B_FG0_VINx 會更改 ADC 內核 A 相對于 ADC 內核 B 的相對時序。 |