LM5177 高側和低側柵極驅動器具有短傳播延遲、頻率相關的死區(qū)時間控制和低阻抗輸出級，能夠提供很大的峰值電流以及很短的上升和下降時間，從而有助于外部功率 MOSFET 以極快的速度進行導通和關斷轉換。

盡可能地減少雜散或寄生柵極環(huán)路電感是優(yōu)化柵極驅動開關性能的關鍵，因為無論是與 MOSFET 柵極電容諧振的串聯(lián)柵極電感，還是共源電感（柵極和功率回路常見），都會提供與柵極驅動命令相反的負反饋補償，從而導致 MOSFET 開關時間延長。

柵極驅動的 PCB 跡線電容通?？梢院雎圆挥?，因此這里將其忽略。圖 2-4 展示了等效柵極驅動電路。R_Trace1 是 PCB 驅動跡線電阻，R_Trace2 是驅動返回跡線電阻，L_Trace1 是驅動跡線雜散電感，L_Trace2 是返回路徑電感，而 C_iss 是 MOSFET 柵極輸入電容。跡線電阻和電感可能會導致柵極信號延遲；因此，最好盡可能縮短驅動和返回跡線。

由于電路板面積有限，通常無法將驅動器放置在非?？拷?MOSFET 的位置。在大多數(shù)設計中，即使 MOSFET 不是非?？拷?，也可以使 R_Trace1 和 R_Trace2 小于 1Ω。但是，如果布線較差，L_Trace1 和 L_Trace2 可能會變得很大。僅幾納亨的電感就可能會與 MOSFET 柵極電容產生共振，并產生柵極電壓振鈴，如圖 2-5 所示。如果振鈴的幅度超過 MOSFET 柵極閾值電壓 Vth，則會導致不必要的額外開關操作，并導致 MOSFET 內部出現(xiàn)嚴重開關損耗。此外，負峰值可能會超過 MOSFET 允許的柵極信號電平。

如何盡可能地減小柵極驅動電感？根據(jù)物理學原理，柵極驅動電感與驅動電流環(huán)路所包圍的空間面積成正比，而該面積由實際驅動和返回跡線定義。在進行 MOSFET 驅動和返回路徑布線時，您需要將盡可能地減小驅動電流環(huán)路的空間面積放在首要位置。

假設驅動器位于 PCB 上的 A 點，而 MOSFET 位于 B 點，那么驅動跡線必須從 A 點布置到 B 點再返回到 A 點。同時假設從 A 到 B 無法進行直線布線，因為兩者之間還存在其他元件。圖 2-6 展示了兩種不同的布線模式。顯然，盡管選項 2 的總布線長度幾乎與選項 1 相同，但選項 2 包圍的空間面積更小，因此產生的電感也更小。此示例清楚地表明，理想的布線方式是在驅動器和 MOSFET 之間的整個距離內將驅動跡線和返回跡線緊密并排放置。

同樣，由于電路板面積有限，有時沒有空間在同一層上并排放置一對驅動跡線和返回跡線。一種設計是將返回跡線布置在相鄰層上與驅動跡線重疊的位置，如圖 2-7 所示，其中驅動跡線從第 1 層上的 A 點（驅動器）延伸到 B 點 (MOSFET)，并經由過孔穿到第 2 層，并在與驅動跡線重疊的位置返回 A 點。這樣一來，驅動跡線和返回跡線基本上在垂直方向上緊密并排分布，從而盡可能地減小信號環(huán)路包圍的空間面積。

在 LM5177 中，從柵極驅動器輸出 HO1 和 HO2 到高側 MOSFET 相應柵極的連接必須盡可能短，從而減少串聯(lián)寄生電感。以差分對形式將 HO1 和 HO2 以及 SW1 和 SW2 柵極跡線從器件引腳布線到高側 MOSFET，從而通過減少環(huán)路面積來利用磁通抵消。

從柵極驅動器輸出（LO1 和 LO2）到低側 MOSFET 相應柵極的連接必須盡可能短，從而減少串聯(lián)寄生電感。以差分對形式將 LO1 和 LO2 以及 PGND 柵極跡線從器件引腳布線到低側 MOSFET，從而通過減少環(huán)路面積來利用磁通抵消。

盡可能地縮短從 VCC、HB1 和 HB2 引腳通過其各自電容器的電流環(huán)路路徑，因為這些電容器會提供高瞬時電流。