在進(jìn)行多相設(shè)計(jì)時(shí)，設(shè)計(jì)師在決定如何實(shí)現(xiàn)控制器、驅(qū)動(dòng)器和功率 MOSFET 時(shí)有三種選擇。表 5-2 總結(jié)了每種方案常見(jiàn)的優(yōu)缺點(diǎn)。

1. 用于控制器、MOSFET 驅(qū)動(dòng)器和 FET 的分立式 IC
2. 具有集成式驅(qū)動(dòng)器和分立式 FET 的控制器
3. 將 FET 和 IC 集成到一個(gè) IC 封裝中的無(wú)驅(qū)動(dòng)器控制器

方案 1 具有更大的設(shè)計(jì)靈活性，前提條件是使用常見(jiàn)的封裝尺寸，因?yàn)槿绻枨蟀l(fā)生變化，F(xiàn)ET 和驅(qū)動(dòng)器可以輕松地進(jìn)行交換?？刂破鲿?huì)向每個(gè)驅(qū)動(dòng)器 IC 發(fā)送一個(gè) PWM 信號(hào)，然后將該信號(hào)轉(zhuǎn)換為 MOSFET 的上下柵極驅(qū)動(dòng)信號(hào)。此方案也會(huì)是價(jià)格最實(shí)惠的方案，因?yàn)閱蝹€(gè) IC 本身既不是高度集成，也不復(fù)雜。然而，如采用完全分立式解決方案，則對(duì)驅(qū)動(dòng)器 FET 組合進(jìn)行優(yōu)化是設(shè)計(jì)者的責(zé)任，這會(huì)增加設(shè)計(jì)的復(fù)雜性，并且時(shí)間受限時(shí)可能無(wú)法采用該方案。與集成度更高的解決方案相比，性能也更受 PCB 布局的影響，因?yàn)橛懈嗟母吖β使?jié)點(diǎn)、驅(qū)動(dòng)信號(hào)和感測(cè)線與附加寄生元件一起路由。

方案 2 限制了工程師的設(shè)計(jì)自由度，因?yàn)轵?qū)動(dòng)器與控制器配對(duì)，可能不適合驅(qū)動(dòng)所有可行的 FET。它還要求控制器相對(duì)靠近相位，因?yàn)闁艠O信號(hào)不能長(zhǎng)距離運(yùn)行而不影響性能。與完全分立式解決方案相比，布局面積和復(fù)雜性取決于相位計(jì)數(shù)。隨著相位計(jì)數(shù)的增加，控制器尺寸會(huì)膨脹，因?yàn)槊總€(gè)相位至少需要四個(gè)額外的引腳（上部柵極驅(qū)動(dòng)器、下部柵極驅(qū)動(dòng)器、相位感應(yīng)和引導(dǎo)）。對(duì)于大于兩相或三相的設(shè)計(jì)，如選擇此方案要保持適當(dāng)?shù)牟季趾芾щy?？赡芨緹o(wú)法找到一個(gè)通過(guò)集成驅(qū)動(dòng)器支持高相位計(jì)數(shù)的控制器。將多個(gè)控制器堆疊在一起只會(huì)增加設(shè)計(jì)復(fù)雜度。

方案 3 提供了更簡(jiǎn)單的設(shè)計(jì)和布局，但 IC 的高度集成導(dǎo)致 BOM 成本較高?？刂破骱万?qū)動(dòng)器 FET IC 之間只發(fā)送 PWM 信號(hào)。無(wú)需柵極驅(qū)動(dòng)信號(hào)路由。此方案還提供了更優(yōu)的驅(qū)動(dòng)器 FET 組合，具有極低的寄生，從而實(shí)現(xiàn)更高的效率并降低擊穿機(jī)會(huì)。如果需要輸入電流、輸出電流和溫度等參數(shù)的遙測(cè)數(shù)據(jù)，可以輕松地將這些特性添加到驅(qū)動(dòng)器 FET 功率級(jí)中，而不需要額外的離散電路。

對(duì)于電流設(shè)計(jì)，方案 2 可以直接排除。不存在可以處理六個(gè)相位的控制器和驅(qū)動(dòng)器封裝，當(dāng)控制器存在六個(gè) PWM 輸出時(shí)，堆疊多個(gè)控制器會(huì)增加不必要的復(fù)雜性。方案 1 看起來(lái)很有吸引力，因?yàn)樗锌赡芙档?BOM 成本，但是布局驅(qū)動(dòng)器、FET 和相關(guān)無(wú)源器件所需的 PCB 面積乘以六個(gè)相位會(huì)增加電路板面積，并且會(huì)提高其生產(chǎn)和組裝成本。

選擇方案 3 可減少總體元件數(shù)量，并實(shí)現(xiàn)更簡(jiǎn)單的電路板布局。http://www.ti.com/lsds/ti/power-management/buck-controller-external-switch-products.page#p2192=Multiple%20Outputs;Phase%20Interleaving選擇了這一方案則無(wú)須再煩惱于為每個(gè)相位選擇一對(duì)最優(yōu) FET 和驅(qū)動(dòng)器（這個(gè)主題在單獨(dú)的應(yīng)用手冊(cè)中有詳細(xì)介紹，請(qǐng)參閱多相降壓穩(wěn)壓器門(mén)戶(hù)網(wǎng)站）。通過(guò)在芯片上集成所需的電路，選擇一個(gè)智能功率級(jí) 為 PMBus 遙測(cè)提供支持。

本設(shè)計(jì)中需要考慮功率級(jí)的兩個(gè)可能選項(xiàng)是 CSD95372AQ5M 和 CSD95490Q5MC。每一級(jí)的額定持續(xù)電流分別為 60A 和 75A，并支持所需的輸入/輸出電壓，可在 600kHz 下切換，并具有內(nèi)置的溫度監(jiān)視器引腳。這兩個(gè)部分包含在低電感封裝中以減少寄生，這些寄生可以影響穩(wěn)態(tài)開(kāi)關(guān)和瞬態(tài)響應(yīng)。最后，兩者都兼容 3.3V 和 5V PWM 信號(hào)，從而在選擇控制器 IC 時(shí)具有更大的靈活性。

經(jīng)過(guò)仔細(xì)檢查，發(fā)現(xiàn) CSD95490Q5MC 更適合為網(wǎng)絡(luò) ASIC 供電。由于集成的雙向電流感應(yīng)能力，無(wú)需 DCR 匹配或電阻檢測(cè)濾波電路，消除了被路由回控制器的六個(gè)差分電流感應(yīng)信號(hào)。但返回了一個(gè)放大的、單端每相電流感應(yīng)信號(hào)。因?yàn)殡娏鞲袘?yīng)信號(hào)在功率級(jí)被放大，所以它不易被噪聲和其他開(kāi)關(guān)信號(hào)破壞，從而簡(jiǎn)化了電路布局。正確配置該部件只需要 LSET 引腳上的單個(gè)電阻值即可。此外，不再需要最小感應(yīng)電阻器或 DCR 值來(lái)保持感應(yīng)信號(hào) SNR 足夠高以精確平衡相電流，因此消除了少量的功率損耗。

更重要的是，在相同條件下，CSD95490Q5MC 的功耗比 CSD95372AQ5M 低得多。表 5-3在 33A (TDC) 和 40A（最大值）下計(jì)算功率損耗，并按照 中的顯示，在以下條件下使用兩個(gè)數(shù)據(jù)表中的損耗曲線：VIN = 12V、VOUT = 0.9V、fSW = 600kHz、L = 150nH, TJ = 100°C。由于 TDC 時(shí)每相損耗減少 1.4W，最大電流時(shí)每相損耗減少 3W，CSD95490Q5MC 是最佳選擇。