表 5-6 將當前的六相設計與使用具有相同功率級和電感器的一相、二相或四相的替代方案進行了比較。在查看結果時發(fā)現(xiàn)，相位較少對這種設計而言是不可行的。通過選擇額定電流更高的元件，可以在一定程度上降低功率損耗，但考慮到元件成本、功率損耗強度以及對風扇和散熱器的改造，與六相解決方案相比，這些變化帶來的任何好處都可能是等效的。

隨著相位計數(shù)的增加，達到過沖要求的輸出電容下降了數(shù)千微法拉。輸入陶瓷電容器計數(shù)也更易于使用較高的相位計數(shù)進行管理。

Equation11作為一項學術練習，在從 設置 DCLL=0 后，通過重新計算 COvershoot 的值來顯示直流負載線的優(yōu)勢。在 150A 瞬態(tài)期間，如果沒有負載線，VOUT 在任何方向上的擺動都不能超過45mV，5%。ASIC 在其內(nèi)核電壓軌上處理 0.5mΩ 負載線的能力允許 VOUT 在相同瞬態(tài)下額外擺動 75 毫伏，總計 120 毫伏，從而大幅降低輸出電容。

表 5-7 簡單總結了為本案例研究選擇的主要設計決策和元件。當在實驗室中對 PCB 進行布局和測試時，這些元件用于此多相系列的第 2 部分。