ZHCSIS7E September 2018 – November 2024 UCC21540 , UCC21540A , UCC21541 , UCC21542
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
圖 9-2 展示了一個 2 層 PCB 布局示例,其中標(biāo)出了 SOIC-14 DW 封裝的信號和關(guān)鍵元件,并移除了引腳 12 和引腳 13。更多詳細(xì)信息,請參閱 UCC21540EVM 設(shè)計(jì) -“使用 UCC21540EVM - TI”
圖 11-1 布局示例初級側(cè)和次級側(cè)之間沒有 PCB 跡線或覆銅,從而確保了隔離性能。
輸出級中高側(cè)和低側(cè)柵極驅(qū)動器之間的 PCB 跡線有所增加,有助于最大限度地?cái)U(kuò)大高壓運(yùn)行的爬電距離,同時還將更大限度地減少開關(guān)節(jié)點(diǎn) VSSA (SW)(可能存在高 dv/dt)和低側(cè)柵極驅(qū)動器之間由寄生電容耦合導(dǎo)致的串?dāng)_。


圖 11-4 和 圖 11-5 分別是 3D 布局的頂視圖和底視圖。
初級側(cè)和次級側(cè)之間的 PCB 切口位置(確保了隔離性能)。

