小柵極電容和米勒電容使得增強(qiáng)模式 GaN FET 能夠以很快的開關(guān)速度運(yùn)行。感應(yīng)的高 dv/dt 和 di/dt 配合低柵極閾值電壓和增強(qiáng)模式 GaN FET 柵極電壓的有限余量使得電路布局對于實(shí)現(xiàn)最佳性能至關(guān)重要。以下是一些建議：
- 盡可能靠近柵極驅(qū)動器放置 GaN FET。布局的主要優(yōu)先事項(xiàng)是，通過將對 GaN FET 柵極進(jìn)行充電和放電的峰值電流限制在印刷電路板上的極小物理區(qū)域內(nèi)，降低整體環(huán)路電感并更大限度地減少噪聲耦合問題。
- 最大限度地減小自舉充電路徑的環(huán)路面積，因?yàn)樗赡馨叻逯惦娏鳌？紤]到 TPS7H60x5 有多個自舉充電選項(xiàng)且充電是按周期進(jìn)行，請放置自舉電容器和二極管，以使所選的充電方法占用較小的環(huán)路面積。
- 將所有旁路電容器（VIN 至 AGND、BP5L 至 AGND、BP5H 至 ASW、BOOT 至 ASW）盡可能靠近器件和各自的引腳放置。建議使用低 ESR 和 ESL 的電容器。如果可能，將這些電容器與柵極驅(qū)動器放置在印刷電路板的同一側(cè)。
- 分離電源跡線和信號跡線，并盡量減少不同印刷電路板層上的信號重疊。
- 與高側(cè) FET 和低側(cè) FET 的源極串聯(lián)的寄生電感會在開關(guān)期間向驅(qū)動器施加過多的負(fù)電壓瞬變。使用短的低電感路徑將 PSW 連接到高側(cè) FET 源極并將 PGND 連接到低側(cè) FET 源極。
- 為了防止輸入電源總線上出現(xiàn)過多的振鈴，需要采取良好的去耦合做法，就是在 GaN FET 附近放置低 ESR 電容器。