ZHCSVV3B April 2024 – April 2025 TPS7H4011-SEP , TPS7H4011-SP
PRODMIX
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 器件選項表
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數測量信息
- 8 詳細說明
- 9 應用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
8.3.6 電源正常 (PWRGD)
PWRGD 引腳是一個開漏輸出，當輸出電壓達到適當范圍時置為有效。PWRGD 引腳可以通過一個電阻器上拉至 VOUT 或處于器件建議運行條件下的另一個電壓電平。選擇電阻器阻值，使 PWRGD 灌入的最大電流保持在建議運行條件下的最大電流 2mA。通常，10kΩ 的上拉電阻就足夠了。使用較大值的電阻器可以更大限度地降低功率耗散，但由于上拉電阻較弱，開關噪聲可能會耦合到 PWRGD 信號中。
當 VOUT 處于其編程值的特定百分比范圍內時，PWRGD 將置為有效或無效。這是通過比較 VSENSE (VSENSE = VSNS+ ? VSNS-) 至 (VREF + VSNS-) 上的電壓來實現的。無論是否采用差分遙感技術，這都支持使用相同的電源正常電平。如果沒有使用差分遙感（這意味著 VSNS-= GND），那么它會被簡化，從而將 VSNS+ 上的電壓與 VREF 相比較。
例如，當 VSENSE 達到其最終值的 PWRGDLOW_R%（通常為 95%）時，PWRGD 會被置為有效。當 VSENSE 降至低于 PWRGDLOW_F%（通常為 92%）時，PWRGD 會置為無效。請參閱圖 8-5 以了解這些波形。
圖 8-5 電源正常低電平閾值如果 VOUT 上發(fā)生過壓事件，電源正常也有一個閾值。例如，當 VSENSE 達到其最終值的 PWRGDHIGH_R%（通常為 108%）時，PWRGD 會置為無效。當 VSENSE 降至低于 PWRGDHIGH_F%（通常為 105%）時，PWRGD 置為有效。請參閱圖 8-6 以了解這些波形。
圖 8-6 電源正常高電平閾值在 VIN 輸入電壓大于 2V 時，PWRGD 處于定義的狀態(tài)，但此時電流吸收能力減弱。當 VIN 達到 4.5V 時，PWRGD 可達到飽和電流吸入量。請參閱電氣特性中的 VINMIN_PWRGD。
除了上述 PWRGD 說明外，PWRGD 在其他會導致調節(jié)停止的條件下置為無效，例如：
- VIN 或 PVIN 處于 UVLO 狀態(tài)
- 器件處于熱關斷狀態(tài)
- 器件 EN 引腳置為無效
- 器件 FAULT 引腳置為有效
- COMP 引腳達到 COMPSHDN 閾值（典型值為 1.9V）