ZHCSWE7C May 2024 – November 2025 TPS7H1121-SEP , TPS7H1121-SP
PRODMIX
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
當(dāng)使能引腳處于低電平時(shí)，器件將進(jìn)入關(guān)斷模式，而不會調(diào)節(jié)輸出電壓。通常，從 VIN 到 GND 使用一個(gè)外部電阻分壓器為 EN 饋電。當(dāng)超過 VEN(rising) 閾值和 2V（典型值）的 VIN UVLO 時(shí)，調(diào)節(jié)開始。
當(dāng) VIN 低于建議運(yùn)行水平 7V 時(shí)，可以將使能引腳直接連接到 VIN；如果要為使能腳提供更高的電壓水平，則可以應(yīng)用簡單的分壓器，請參閱方程式 2，了解所需導(dǎo)通電壓下的電阻大小指南。
同樣，也可以使用方程式 3 計(jì)算 VIN(falling) 電壓。VIN(rising) 和 VIN(falling) 可以視為可配置的 UVLO（欠壓鎖定）閾值。
雖然 TPS7H1121 將在 VEN 電壓為 0.6V（典型值）時(shí)接通，但建議最終值高于 0.8V。這是為了確保在正常運(yùn)行期間具有高于使能閾值的適當(dāng)裕度，從而防止在暴露于重離子時(shí)出現(xiàn) SEFI。滿足方程式 4 即可實(shí)現(xiàn)這項(xiàng)建議。
或者，可以直接從微控制器或 FPGA 驅(qū)動 EN 引腳。使能引腳的低電壓閾值有助于支持 1.1V、1.8V、2.5V 和 3.3V 邏輯電平。同樣，建議使用高于 0.8V 的最終 VEN 進(jìn)行直接邏輯電平驅(qū)動（這通常可通過標(biāo)準(zhǔn)邏輯電平輕松實(shí)現(xiàn)）。