ZHCSZ37 October 2025 TPS7E81
ADVANCE INFORMATION
壓降電壓 (VDO) 被定義為在額定輸出電流 (IRATED) 下輸入電壓減去輸出電壓 (VIN – VOUT),在這種情形下,導(dǎo)通晶體管完全導(dǎo)通。IRATED 是節(jié) 5.3 表中列出的最大 IOUT。導(dǎo)通晶體管處于歐姆區(qū)域或三極管區(qū)域并充當(dāng)開(kāi)關(guān)。壓降電壓間接指定了一個(gè)最小輸入電壓,該電壓大于輸出電壓預(yù)計(jì)保持穩(wěn)定的標(biāo)稱(chēng)編程輸出電壓。如果輸入電壓降至低于標(biāo)稱(chēng)輸出調(diào)節(jié),輸出電壓也會(huì)下降。
對(duì)于 CMOS 穩(wěn)壓器,壓降電壓由導(dǎo)通晶體管的漏源導(dǎo)通狀態(tài)電阻 (RDS(ON)) 決定。因此,如果線性穩(wěn)壓器的工作電流小于額定電流,該電流的壓降電壓會(huì)相應(yīng)地變化。以下公式用于計(jì)算器件的 RDS(ON)。