ZHCSHQ5A February 2018 – June 2018 OPT3101
PRODUCTION DATA.
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| RESERVED | UNMASK_ILLUMEN_INTXTALK | EN_ILLUM_CLK_GPIO | |||||
| R/W - 0h | R/W - 0h | R/W - 0h | |||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| ILLUM_CLK_GPIO_MODE | RESERVED | DIS_ILLUM_CLK_TX | INVERT_AFE_CLK | RESERVED | INVERT_TG_CLK | SHUT_CLOCKS | |
| R/W - 0h | R/W - 0h | R/W - 0h | R/W - 0h | R/W - 0h | R/W - 0h | ||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | SHIFT_ILLUM_PHASE | DEALIAS_FREQ | DEALIAS_EN | RESERVED | |||
| R/W - 0h | R/W - 0h | R/W - 0h | R/W - 0h | R/W - 0h | |||
| 位 | 字段 | 類型 | 復(fù)位 | 說明 |
|---|---|---|---|---|
| 23:18 | RESERVED | R/W | 0h | 始終讀取或?qū)懭?0h。 |
| 17 | UNMASK_ILLUMEN_INTXTALK | R/W | 0h | 使用內(nèi)部串?dāng)_信號(hào)屏蔽或取消屏蔽進(jìn)入到 GPIO 的 ILLUM_EN_TX0
0：使用內(nèi)部串?dāng)_校正信號(hào)來屏蔽 ILLUM_EN_TX0 1：不使用內(nèi)部串?dāng)_校正信號(hào)來屏蔽 ILLUM_EN_TX0 |
| 16 | EN_ILLUM_CLK_GPIO | R/W | 0h | 啟用進(jìn)入 GPIO 的 ILLUM CLK
0：已禁用進(jìn)入 GPIO 的照明時(shí)鐘。| 1：已啟用進(jìn)入 GPIO 的照明時(shí)鐘。 |
| 15 | ILLUM_CLK_GPIO_MODE | R/W | 0h | 禁用進(jìn)入 GPIO 的 ILLUM_EN_TX0 門控 ILLUM_CLK。
0：僅當(dāng) ILLUM_EN（TG 信號(hào)）為高電平時(shí)，GPIO 上才會(huì)出現(xiàn) ILLUM_CLK | 1：ILLUM_CLK 始終保持活動(dòng)狀態(tài) |
| 14:13 | RESERVED | R/W | 0h | 始終讀取或?qū)懭?0h。 |
| 12 | DIS_ILLUM_CLK_TX | R/W | 0h | 禁用進(jìn)入發(fā)送器的 ILLUM_CLK
0：已啟用進(jìn)入照明驅(qū)動(dòng)器的時(shí)鐘。| 1：已禁用進(jìn)入照明驅(qū)動(dòng)器的時(shí)鐘 |
| 11 | INVERT_AFE_CLK | R/W | 0h | 使進(jìn)入 AFE 的 CLK 輸入反相。
0：AFE CLK 不反相 | 1：AFE CLK 反相。 |
| 10 | RESERVED | R/W | 0h | 始終讀取或?qū)懭?0h。 |
| 9 | INVERT_TG_CLK | R/W | 0h | 使進(jìn)入計(jì)時(shí)發(fā)生單元的 CLK 輸入反相。
0：TG CLK 不反相 | 1：TG CLK 反相。 |
| 8 | SHUT_CLOCKS | R/W | 0h | 關(guān)閉調(diào)制頻率的所有 CLK 信號(hào)。
0：調(diào)制時(shí)鐘處于活動(dòng)狀態(tài) | 1：關(guān)閉調(diào)制時(shí)鐘。 |
| 7 | RESERVED | R/W | 0h | 始終讀取或?qū)懭?0h。 |
| 6:3 | SHIFT_ILLUM_PHASE | R/W | 0h | 對(duì) ILLUM_CLK 進(jìn)行相移。
PHASE = SHIFT_ILLUM_PHASE × 22.5°。 |
| 2 | DEALIAS_FREQ | R/W | 0h | 當(dāng) DEALIAS_EN = 1 時(shí)，選擇調(diào)制頻率。僅當(dāng) OVERRIDE_CLKGEN_REG = 1 時(shí)，此寄存器才有效。
0：10 × (6 / 7) MHz | 1：10 × (6 / 5) MHz |
| 1 | DEALIAS_EN | R/W | 0h | 更改調(diào)制頻率。僅當(dāng) OVERRIDE_CLKGEN_REG = 1 時(shí)，此寄存器才有效。 |
| 0 | RESERVED | R/W | 0h | 始終讀取或?qū)懭?0h。 |