ZHCSNI1A December 2023 – February 2025 LMK5C33414A
PRODUCTION DATA
OUT0 和 OUT1 還支持每個 P 和 N 輸出對具有兩個 1.8V 或 2.65V LVCMOS 驅(qū)動器。每個 LVCMOS 輸出均可配置為正常極性、反極性，或者禁用為高阻態(tài)或靜態(tài)低電平。LVCMOS 輸出高電平 (VOH) 由軌至軌 LVCMOS 輸出電壓擺幅的內(nèi)部可編程 LDO 穩(wěn)壓器電壓 1.8V 或 2.65V 決定。
對于沒有嚴(yán)格相位噪聲或抖動要求的 ASIC 或處理器時鐘，建議使用 LVCMOS 模式。LVCMOS 輸出時鐘是具有大電壓擺幅的非平衡信號，因此該時鐘可能是強(qiáng)大的干擾源，并會將噪聲耦合到其他抖動敏感型差分輸出時鐘上。如果需要來自某個輸出對的 LVCMOS 時鐘，請將這個輸出對配置為兩個輸出均已啟用但極性相反（+/– 或 –/+），并將未使用的輸出懸空而不連接任何布線。