ZHCSNI1A December 2023 – February 2025 LMK5C33414A
PRODUCTION DATA
以下公式提供了實現(xiàn)閉環(huán)運行所需的 APLL 和 DLL 頻率關(guān)系。TICS Pro 編程軟件可用于根據(jù)所需的頻率計劃生成有效的分頻器設(shè)置。
請注意，以下公式中的任何分頻器均指實際分頻值（或范圍），而不是可編程寄存器值。
當(dāng)啟用 DPLL 工作模式后，計算得出的 DPLL 頻率和 APLL 頻率的標(biāo)稱值必須相同。對配對的 APLL N 分頻器 40 位固定分母進行的 DPLL 調(diào)整會跟隨所選的輸入基準(zhǔn)源，以合成實際時鐘輸出所需的頻率和相位。
當(dāng) APLL 獨立于配對 DPLL 運行時，TI 建議使用可編程 24 位分母進行頻域之間的混合同步或級聯(lián)，以便在沒有 DPLL 控制的情況下保持 0ppm 的頻率誤差。在這種情況下，APLL 跟隨來自另一個 APLL 輸出的級聯(lián)反饋分頻器基準(zhǔn)。
當(dāng)對 PLL 使用 ZDM 時，必須在 VCO 頻率計算中考慮時鐘輸出分頻器。