ZHCSNI1A December 2023 – February 2025 LMK5C33414A
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測量信息
-
8 詳細說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3
特性說明
- 8.3.1 振蕩器輸入 (XO)
- 8.3.2 基準(zhǔn)輸入
- 8.3.3 時鐘輸入連接和端接
- 8.3.4 基準(zhǔn)輸入多路復(fù)用器選擇
- 8.3.5 無中斷切換
- 8.3.6 基準(zhǔn)輸入上的間隙時鐘支持
- 8.3.7 輸入時鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 8.3.8
PLL 關(guān)系
- 8.3.8.1 PLL 頻率關(guān)系
- 8.3.8.2 模擬 PLL（APLL1、APLL2、APLL3）
- 8.3.8.3 APLL 參考路徑
- 8.3.8.4 APLL 反饋分頻器路徑
- 8.3.8.5 APLL 環(huán)路濾波器（LF1、LF2、LF3）
- 8.3.8.6 APLL 壓控振蕩器（VCO1、VCO2、VCO3）
- 8.3.8.7 APLL VCO 時鐘分配路徑
- 8.3.8.8 DPLL 基準(zhǔn) (R) 分頻器路徑
- 8.3.8.9 DPLL 時間數(shù)字轉(zhuǎn)換器 (TDC)
- 8.3.8.10 DPLL 環(huán)路濾波器 (DLF)
- 8.3.8.11 DPLL 反饋 (FB) 分頻器路徑
- 8.3.9 輸出時鐘分配
- 8.3.10 輸出源多路復(fù)用器
- 8.3.11 輸出通道多路復(fù)用器
- 8.3.12 輸出分頻器 (OD)
- 8.3.13 SYSREF/1PPS 輸出
- 8.3.14 輸出延遲
- 8.3.15 時鐘輸出驅(qū)動器
- 8.3.16 時鐘輸出連接和端接
- 8.3.17 無毛刺輸出時鐘啟動
- 8.3.18 LOL 期間輸出自動靜音
- 8.3.19 輸出同步 (SYNC)
- 8.3.20 零延遲模式 (ZDM)
- 8.3.21 DPLL 可編程相位延遲
- 8.3.22 歷時計數(shù)器 (TEC)
- 8.4 器件功能模式
- 8.5 編程
- 9 應(yīng)用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGC|64
訂購信息
8.3.8.5 APLL 環(huán)路濾波器（LF1、LF2、LF3）
可以對 APLL 環(huán)路濾波器元件進行編程，從而根據(jù) XO 輸入的相位噪聲來優(yōu)化 APLL LBW。BAW APLL 支持介于 100Hz 到 10kHz（典型范圍）的可編程 LBW，而傳統(tǒng) LC APLL 支持介于 100kHz 到 1MHz（典型范圍）的可編程 LBW。圖 8-24 展示了 PFD/電荷泵輸出和 VCO 控制輸入之間的 APLL 環(huán)路濾波器結(jié)構(gòu)。
圖 8-24 每個 APLL 的環(huán)路濾波器結(jié)構(gòu)默認(rèn)情況下，在 TICSPRO 和 ROM 頁中為 BAW APLL 配置窄 LBW。因此，在 8kHz 至大約 400kHz 的載波偏移范圍內(nèi)，低抖動 VCBO 主導(dǎo)了時鐘輸出相位噪聲。
使用表 8-3 中列出的默認(rèn) APLL 環(huán)路濾波器設(shè)置，表 8-4 中總結(jié)了每個 APLL 的 LBW。
表 8-3 默認(rèn) APLL 電荷泵和環(huán)路濾波器元件
| 元件 | 位置 | 類型 | APLL1 的默認(rèn)值 | APLL2 的默認(rèn)值 | APLL3 的默認(rèn)值 |
|---|---|---|---|---|---|
| 電荷泵 | 內(nèi)部 | 可編程 | 6.4mA | 3.4mA | 2.0mA |
| C1 | 內(nèi)部 | 固定 | 100pF | 100pF | 100pF |
| C2 | 外部(1) | 固定 | 100nF | 100nF | 470nF |
| C3 | 內(nèi)部 | 可編程 | 70pF | 70pF | 70pF |
| C4 | 內(nèi)部 | 可編程 | 70pF | 70pF | 70pF |
| R2 | 內(nèi)部 | 可編程 | 0.222kΩ | 0.183kΩ | 0.301kΩ |
| R3 | 內(nèi)部 | 可編程 | 0.657kΩ | 0.657kΩ | 5.5kΩ |
| R4 | 內(nèi)部 | 可編程 | 0.657kΩ | 0.657kΩ | 5.5kΩ |
(1) 外部電容器連接到相應(yīng) APLLx 的 LFx 引腳。
表 8-4 默認(rèn) APLL LBW (PFD = 96MHz)
| APLL | VCO 范圍 [MHz] | LBW [kHz](1) |
|---|---|---|
| 1 | 4800 至 5350 | 282.5 至 291.8 |
| 2 | 5600 至 5950 | 152.8 至 137.8 |
| 3 | 2500 | 4.9 |
(1) APLL LBW 范圍分別對應(yīng)于 VCO 范圍。