ZHCSY31B April 2025 – October 2025 LMK3H0102-Q1
PRODUCTION DATA
R6 如表 8-19 所示。
返回到匯總表。
| 位 | 字段 | 類型 | 復(fù)位 | 說明 |
|---|---|---|---|---|
| 15:13 | CH1_DIV | R/W | 0x0 | 通道分頻器 1 的分頻器值。該字段存儲(chǔ)在 EFUSE 中。 0h：禁用通道分頻器。當(dāng)對(duì) OUT1 使用邊緣組合器時(shí)，將 CH1_DIV 設(shè)置為“0”。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40 |
| 12:5 | FOD1_NUM[23:16] | R/W | 0x55 | FOD1 分?jǐn)?shù)分頻值的高字節(jié)。該字段的值因器件而異。該字段存儲(chǔ)在 EFUSE 中。 |
| 4:3 | OUT0_SLEW_RATE | R/W | 0x0 | OUT0 的壓擺率控制。該字段存儲(chǔ)在 EFUSE 中。 僅適用于差分輸出格式。 0h：2.3V/ns 和 3.5V/ns 之間。 1h：2.0V/ns 和 3.2V/ns 之間。 2h：1.7V/ns 和 2.8V/ns 之間。 3h：1.4V/ns 和 2.7V/ns 之間。 |
| 2:0 | OUT0_FMT | R/W | 0x0 | 選擇 OUT0 的輸出格式。該字段存儲(chǔ)在 EFUSE 中。 0h：LP-HCSL 100Ω 端接。 1h：LP-HCSL 85Ω 端接。 2h：交流耦合 LVDS。 3h：直流耦合 LVDS。 4h：LVCMOS，啟用 OUTx_P，禁用 OUTx_N。 5h：LVCMOS，禁用 OUTx_P，啟用 OUTx_N。 6h：LVCMOS，啟用 OUTx_P，啟用 OUTx_N，具有 180 度的相位差。 7h：LVCMOS，啟用 OUTx_P，啟用 OUTx_N，OUTx_P 和 OUTx_N 同相。 |