ZHCSXG8A September 2024 – March 2025 DRV81602-Q1
PRODUCTION DATA
|
參數(shù) |
測(cè)試條件 |
最小值 | 標(biāo)稱值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
|
tnSCS_lead |
使能超前時(shí)間(下降 nSCS 至上升 SCLK) |
200 |
ns |
|||
| tnSCS_lag | 使能滯后時(shí)間(下降 SCLK 至上升 nSCS) |
200 |
ns |
|||
| tnSCS_td | 傳輸延遲時(shí)間(上升 nSCS 至下降 nSCS) |
250 |
ns |
|||
| tSDO_en | 輸出使能時(shí)間(下降 nSCS 至 SDO 有效) | SDO 引腳上 CL = 20pF |
200 |
ns |
||
| tSDO_dis | 輸出禁用時(shí)間(上升 nSCS 至 SDO 高阻態(tài)) | SDO 引腳上 CL = 20pF |
200 |
ns |
||
|
fSCLK |
串行時(shí)鐘頻率 |
5 |
MHz |
|||
| tSCLK_P | 串行時(shí)鐘周期 |
200 |
ns |
|||
| tSCLK_H | 串行時(shí)鐘邏輯高電平時(shí)間 |
75 |
ns |
|||
| tSCLK_L | 串行時(shí)鐘邏輯低電平時(shí)間 |
75 |
ns |
|||
|
tSDI_su |
數(shù)據(jù)設(shè)置時(shí)間(SDI 至下降 SCLK 所需的時(shí)間) |
20 |
ns |
|||
| tSDI_h | 數(shù)據(jù)保持時(shí)間(下降 SCLK 至 SDI) |
20 |
ns |
|||
| tSDO_v | 帶容性負(fù)載的輸出數(shù)據(jù)有效時(shí)間 | SDO 引腳上 CL = 20pF |
100 |
ns |
||