ZHCSXG8A September 2024 – March 2025 DRV81602-Q1
PRODUCTION DATA
當(dāng)器件設(shè)置為邏輯低電平并且所有輸入引腳也設(shè)置為邏輯低電平時,nSLEEP 引腳用于將器件置于睡眠模式。如果 nSLEEP 引腳設(shè)置為邏輯低電平,而一個輸入引腳設(shè)置為邏輯高電平,器件將進(jìn)入跛行回家模式。
為確保模式轉(zhuǎn)換正確,nSLEEP 引腳必須設(shè)置為至少 tI2S(從邏輯高電平轉(zhuǎn)換到邏輯低電平)或 tS2I(從邏輯低電平轉(zhuǎn)換到邏輯高電平)。
將 nSLEEP 引腳設(shè)置為邏輯低電平會產(chǎn)生以下結(jié)果:
SPI 中的所有寄存器均復(fù)位為默認(rèn)值。
禁用 VDD 和 VM 欠壓檢測電路以減少電流消耗(如果兩個輸入均設(shè)置為邏輯低電平)。
如果兩個輸入引腳均設(shè)置為邏輯低電平,則不允許任何 SPI 通信(當(dāng) nSCS 引腳設(shè)置為邏輯低電平時,SDO 引腳將保持高阻抗)。